НЕК V60
CISC-микропроцессор
NEC V60 / V70 / V80 / AFPP
Изображение кристалла микропроцессора NEC V60.
Название «V60 D70616» внизу по центру.
Общая информация
ЗапущенV60: 1986
V70: 1987
V80: 1989
AFPP: 1989
Обычный производитель
Производительность
Макс. тактовая частота ЦП V60: 16 МГц
V70: 20/25 МГц
V80: 25/33 МГц
AFPP: 20 МГц
Ширина данныхV60: 16 (внутр. 32)
V70: 32
V80: 32
Ширина адресаV60: 24 (внутр. 32)
V70: 32
V80: 32
Ширина виртуального адреса32 Линейный [1]
Кэш
Кэш L1V80: 1К/1К
Архитектура и классификация
ПриложениеВстроенные системы ,
миникомпьютеры ,
аркадные игры
Технологический узелV60: 1,5/1,2 мкм
V70: 1,5/1,2 мкм
V80: 0,8 мкм
AFPP: 1,2 мкм
Микроархитектура"В60/В70", "В80"
Набор инструкцийНЕК V60-V80 [1]
Расширения
  • V80: атомный
Количество инструкцийV60/V70: 119
V80: 123
Физические характеристики
Транзисторы
  • V60: 375K
    V70: 385K
    V80: 980K
    AFPP: 433K
СопроцессорАФПП (μPD72691)
Пакеты
  • V60: 68-контактный  PGA
    V60: 120-контактный  QFP
  • V70: 132-контактный  PGA
  • V70: 208-контактный  QFP
  • V80: 280-контактный  PGA
  • AFPP: 68-контактный  PGA
Продукция, модели, варианты
Кодовые названия продуктов
  • μPD70616R-16
  • μPD70615GD-16
  • μPD70632R-20
  • μPD70632R-25
  • μPD70632GD-20
  • μPD70832R-25
  • μPD70832R-33
  • μPD72691R-20
История
ПредшественникВ20-В50
ПреемникСерия V800

NEC V60 [1] [2] — это CISC- микропроцессор , выпускаемый компанией NEC с 1986 года. Было представлено несколько улучшенных версий с той же архитектурой набора команд (ISA): V70 в 1987 году, а V80 и AFPP в 1989 году. Им на смену [3] пришло семейство продуктов V800 , которое в настоящее время производится компанией Renesas Electronics .

Семейство V60 включает в себя блок с плавающей точкой [4] (FPU) и блок управления памятью (MMU) и поддержку операционной системы реального времени (RTOS) как для ориентированных на пользовательские приложения систем на базе Unix [5] , так и для ориентированных на аппаратное управление встроенных систем на базе ITRON . Их можно использовать в отказоустойчивом механизме с несколькими процессорами , называемом FRM. Средства разработки включают сертифицированную Ada систему MV-4000 и внутрисхемный эмулятор (ICE).

Приложения V60/V70/V80 охватывали широкую область, включая телефонные станции с коммутацией каналов , мини-компьютеры , системы наведения в космосе , [6] текстовые процессоры , промышленные компьютеры и различные аркадные игры .

Введение

NEC V60 [2] [1] — процессор CISC [7], выпускаемый компанией NEC с 1986 года. [8] Это был первый 32-разрядный микропроцессор общего назначения , поступивший в продажу в Японии. [9]

Основанный на относительно традиционном для того периода дизайне, [10] [11] [12] [13] [14] V60 радикально отличался от предыдущего 16-битного процессора V–серии компании NEC, V20-V50 , [15] который был основан на модели Intel 8086 , [7] хотя V60 имел возможность эмулировать V20/V30. [1] : §10 

Согласно документации NEC, это изменение архитектуры компьютера было обусловлено растущим спросом на языки программирования высокого уровня и их разнообразием . Такие тенденции требовали процессора как с улучшенной производительностью, достигаемой за счет удвоения ширины шины до 32 бит, так и с большей гибкостью, обеспечиваемой большим количеством регистров общего назначения. [2] [1] Это были общие черты чипов RISC . [16] В то время переход от CISC к RISC, казалось, принесет много преимуществ развивающимся рынкам.

Сегодня чипы RISC широко распространены, а проекты CISC, такие как x86 и 80486 от Intel , которые были основными на протяжении нескольких десятилетий, внутренне перенимают функции RISC в своих микроархитектурах . [17] [18] По словам Пэта Гелсингера , двоичная обратная совместимость для устаревшего программного обеспечения важнее, чем изменение ISA. [19]

Обзор

Набор инструкций

V60 ( он же μPD70616) сохранил архитектуру CISC . [20] В руководстве по эксплуатации описывается архитектура, имеющая «особенности мэйнфреймов и суперкомпьютеров высокого класса » с полностью ортогональным набором инструкций , включающим инструкции неравномерной длины, операции «память-память», включающие манипуляцию строками, и сложные схемы адресации операндов. [1] [2] [16]

Семья

V60 работает как 32-битный процессор внутри, в то время как внешне предоставляет 16-битные данные и 24-битные адреса, шины. Кроме того, V60 имеет 32 32-битных регистра общего назначения. [1] : §1  Его базовая архитектура используется в нескольких вариантах. V70 (μPD70632), выпущенный в 1987 году, предоставляет 32-битные внешние шины. Выпущенный в 1989 году, V80 (μPD70832) [21] является кульминацией серии: имеет кэши на кристалле, предсказатель ветвлений и меньшую зависимость от микрокода для сложных операций. [22]

Программное обеспечение

Операционные системы, разработанные для серии V60-V80, в целом ориентированы на операции в реальном времени . Несколько ОС были портированы на серию, включая версии Unix и ITRON в реальном времени. [23] [24]

Поскольку V60/V70 использовались в различных японских аркадных играх , архитектура их набора инструкций эмулируется в симуляторе центрального процессора MAME . [25] Последняя версия открытого исходного кода доступна в репозитории GitHub . [26]

ФРМ

Все три процессора имеют синхронный многомодульный механизм блокировки шага FRM (мониторинг функциональной избыточности) , который позволяет отказоустойчивым компьютерным системам . Для этого требуется несколько устройств одной и той же модели, одно из которых затем работает в «режиме мастера», в то время как другие устройства слушают главное устройство в «режиме проверки». Если два или более устройств одновременно выводят разные результаты через свои выводы «выход неисправности», решение большинства голосов может быть принято внешними цепями. Кроме того, метод восстановления для несовпадающей инструкции — либо «откат путем повторной попытки», либо «откат путем исключения» — может быть выбран через внешний вывод. [27] [28] [1] : §11  [21] [29] [30] : §3–229, 266 

Имя пин-кодаВвод/выводФункция
BMODE (FRM)ВходВыберите обычный режим шины (master) или режим работы FRM (checker)
БЛОК ( MSMAT )ВыходГлавный выход, запрашивающий блокировку шины, т.е. замораживание работы шины.
Выходной сигнал проверки, указывающий на обнаружение несоответствия.
БФРЕЗВходЗаявление о заморозке работы автобуса
РТ/ ЭПВходВыбор ввода для «отката по повторной попытке» или «отката вперед по исключению»

В60

Работа над процессором V60 началась в 1982 году, около 250 инженеров под руководством Ёити Яно [31] , и процессор дебютировал в феврале 1986 года. [32] Он имел шестиступенчатый конвейер, встроенный блок управления памятью и арифметику с плавающей точкой. Он был изготовлен с использованием двухслойной алюминиевой технологии CMOS с  проектной нормой 1,5 мкм для реализации 375 000 транзисторов на кристалле 13,9 × 13,8 мм 2 [8] [33] Он работает от 5 В и изначально был упакован в 68-контактный PGA [ 34] Первая версия работала на частоте 16 МГц и достигала 3,5 MIPS [33] Его цена образца на момент запуска была установлена ​​в размере 100 000 иен (588,23 долл. США). Серийное производство началось в августе 1986 года. [33]

Sega Virtua Racing на основе Sega Model 1
(внешняя ссылка)

Sega использовала этот процессор для большинства своих аркадных игровых наборов в 1990-х годах; архитектуры Sega System 32 и Sega Model 1 использовали V60 в качестве основного ЦП. (Последняя использовала более дешевый вариант μPD70615, [35] который не реализует эмуляцию V20/V30 и FRM. [36] [37] ) V60 также использовался в качестве основного ЦП в аркадной архитектуре SSV — названной так потому, что она была разработана совместно Seta , Sammy и Visco . [38] Первоначально Sega рассматривала возможность использования 16-мегагерцового V60 в качестве основы для своей консоли Sega Saturn ; но после того, как стало известно, что PlayStation использует 33,8-мегагерцовый процессор MIPS R3000A , вместо этого выбрала конструкцию с двумя SH-2 для производственной модели. [39]

В 1988 году NEC выпустила набор под названием PS98-145-HMW [40] для энтузиастов Unix . Набор содержал плату процессора V60, которую можно было подключить к выбранным моделям серии компьютеров PC-9800 , и дистрибутив порта UNIX System V , PC-UX/V Rel 2.0 (V60) , на 15 8-дюймовых дискетах . Рекомендованная розничная цена этого набора составляла 450 000 иен. [40] Сами компании группы NEC интенсивно использовали процессор V60. Их телефонный коммутатор (АТС), который был одной из первых предполагаемых целей, использовал V60. В 1991 году они расширили свою линейку текстовых процессоров с помощью Bungou Mini (文豪ミニ на японском языке) серий 5SX, 7SX и 7SD, которые использовали V60 для быстрой обработки контурных шрифтов , в то время как основным системным процессором был 16 МГц NEC V33 . [41] [42] Кроме того, варианты микрокода V60 использовались в серии мини-компьютеров NEC MS-4100 , которые были самыми быстрыми в Японии в то время. [43] [44] [45]

В70

V70 (μPD70632GD-20) в корпусе QFP , установлен на печатной плате Jaleco Mega System32

V70 (μPD70632) улучшил V60, увеличив внешние шины до 32 бит, что соответствует внутренним шинам. Он также производился по технологии 1,5 мкм с использованием двухслойного металлического технологического процесса. Его кристалл размером 14,35 × 14,24 мм2 имел 385 000 транзисторов и был упакован в керамический корпус PGA с 132 выводами . Его MMU поддерживал подкачку по требованию . Его блок с плавающей точкой соответствовал стандарту IEEE 754. [29] Версия 20 МГц достигла пиковой производительности 6,6 MIPS и стоила на момент запуска в августе 1987 года 100 000 иен (719,42 долл. США). Первоначальная производственная мощность составляла 20 000 единиц в месяц. [46] В более позднем отчете он описывается как изготовленный по технологии 1,2-микрометрового КМОП на кристалле размером 12,23 × 12,32 мм2 . [21] V70 имел двухтактную неконвейерную (T1-T2) внешнюю шинную систему, тогда как V60 работал на 3 или 4 циклах (T1-T3/T4). [21] [2] Конечно, внутренние блоки были конвейерными.

V70 использовался Sega в своей System Multi 32 [47] и Jaleco в своей Mega System 32. (См. фотографию V70, установленного на печатной плате последней системы .) [48]

Старт H-IIA Flight 17, частью полезной нагрузки которого был космический аппарат Акацуки (Venus Climate Orbiter)

JAXA внедрила свой вариант V70 с операционной системой ITRON RX616 в компьютер управления ракетами-носителями H -IIA , в спутники, такие как Akatsuki (Venus Climate Orbiter) и модуль Международной космической станции (МКС) Kibo . [6] [49] [50] Ракеты -носители H-IIA были развернуты внутри страны, в Японии, хотя их полезная нагрузка включала спутники из иностранных государств. Как описано в дорожной карте LSI (MPU/ASIC) JAXA , этот вариант V70 обозначен как «32-битный MPU (H32/V70)», чья разработка, вероятно, включая фазу тестирования (QT), велась «с середины 1980-х до начала 1990-х годов». [51] : 9  [52] Этот вариант использовался до его замены в 2013 году на 64-битный микропроцессор HR5000 с тактовой частотой 25 МГц , основанный на архитектуре MIPS64-5Kf , [53] произведенный HIREC, разработка которого была завершена около 2011 года. [54] [55] [56]

«Сбор данных о космической среде» для V70 проводился на открытом объекте «Кибо-МКС».

ЭлементНомер деталиSEE (эффект единичного события)
Контролируемый элемент		Результат [57]
V70-МПУНАСДА
38510/92101xz		SEU (Одиночное событие сбоя)
SEL (Одиночное событие защелкивания)		Не наблюдалось
(—2010/9/30)

В80

V80 (μPD70832) [21] был выпущен весной 1989 года. Благодаря включению кэшей на кристалле и предсказателя ветвлений он был объявлен журналом Computer Business Review как 486 от NEC . [58] [59] Производительность V80 была в два-четыре раза выше, чем у V70, в зависимости от приложения. Например, по сравнению с V70, V80 имел 32-битный аппаратный умножитель, который уменьшал количество циклов, необходимых для завершения машинной инструкции целочисленного умножения, с 23 до 9. (Более подробные различия см. в разделе «Архитектура оборудования» ниже.) V80 был изготовлен по 0,8-микрометровой технологии КМОП на площади кристалла 14,49 × 15,47 мм2 , реализуя 980 000 транзисторов. Он был упакован в 280-контактный PGA и работал на частотах 25 и 33 МГц с заявленной пиковой производительностью 12,5 и 16,5 MIPS соответственно. V80 имел отдельные кэши на кристалле объемом 1 КБ для инструкций и данных. Он имел 64-записный предсказатель ветвлений , что приписывалось 5%-ному приросту производительности. Стартовые цены V80 были указаны как эквивалентные 1200 долларов США для модели 33 МГц и 960 долларов США для модели 25 МГц. Предположительно, модель 45 МГц была запланирована на 1990 год, [59] но она не материализовалась.

V80 с микросхемами μPD72691 co-FPP и μPD71101 simple periferical chips использовался для промышленного компьютера , работающего под управлением операционной системы UNIX реального времени RX-UX832 и оконной системы на основе X11-R4 . [60] [61]

AFPP (со-FPP)

Расширенный процессор с плавающей точкой (AFPP) (μPD72691) — это сопроцессор для арифметических операций с плавающей точкой. [62] Сами V60/V70/V80 могут выполнять арифметические операции с плавающей точкой, но они очень медленные, поскольку у них нет оборудования, предназначенного для таких операций. В 1989 году, чтобы компенсировать V60/V70/V80 за их довольно слабую производительность с плавающей точкой, NEC выпустила этот 80-битный сопроцессор с плавающей точкой для 32-битных операций одинарной точности , 64-битных операций двойной точности и 80-битных операций расширенной точности в соответствии со спецификациями IEEE 754. [4] [21] Этот чип имел производительность 6,7 MFLOPS , выполняя векторно- матричное умножение при работе на частоте 20 МГц. Он был изготовлен с использованием 1,2-микрометрового двухслойного металлического КМОП-процесса, что привело к 433 000 транзисторов на кристалле размером 11,6 × 14,9 мм 2 . [4] Он был упакован в 68-контактный PGA . Этот сопроцессор подключался к V80 через выделенную шину, к V60 или V70 через общую главную шину, что ограничивало пиковую производительность. [21]

Архитектура оборудования

V60/V70/V80 имели общую базовую архитектуру. Они имели тридцать два 32-битных регистра общего назначения , причем последние три из них обычно использовались как указатель стека , указатель кадра и указатель аргумента, что хорошо соответствовало соглашениям о вызовах компиляторов языков высокого уровня . [ 29] [63] V60 и V70 имели 119 машинных инструкций, [29] причем это число было немного увеличено до 123 инструкций для V80. Инструкции имеют неравномерную длину , от одного до 22 байтов, [1] и принимают два операнда, оба из которых могут быть адресами в основной памяти. [21] После изучения справочного руководства V60 Пол Викси описал его как «очень VAX -овую архитектуру с режимом эмуляции V20/V30 (что [...] означает, что он может запускать программное обеспечение Intel 8086/8088)». [64]

V60–V80 имеет встроенный блок управления памятью (MMU) [8] [62] , который делит виртуальное адресное пространство объемом 4 ГБ на четыре секции по 1 ГБ, каждая из которых далее делится на 1024 области по 1 МБ , а каждая область состоит из 256 страниц по 4 КБ . В V60/V70 четыре регистра (ATBR0–ATBR3) хранят указатели секций, но «записи таблиц областей» (ATE) и записи таблиц страниц (PTE) хранятся в ОЗУ вне кристалла. V80 объединил регистры ATE и ATBR, которые оба находятся на кристалле, и только записи PTE хранятся во внешней ОЗУ, что позволяет быстрее выполнять промахи буфера поиска трансляции (TLB) за счет устранения одного чтения памяти. [21]

Буферы трансляции lookaside на V60/70 являются 16-записными полностью ассоциативными с заменой, выполняемой микрокодом . V80, напротив, имеет 64-записный 2-канальный набор ассоциативных TLB с заменой, выполняемой аппаратно. Замена TLB заняла 58 циклов в V70 и нарушила конвейерное выполнение других инструкций. На V80 замена TLB заняла всего 6 или 11 циклов в зависимости от того, находится ли страница в той же области; прерывание конвейера больше не происходит в V80 из-за отдельного аппаратного блока замены TLB, который работает параллельно с остальной частью процессора. [21]

Все три процессора используют один и тот же механизм защиты с четырьмя уровнями защиты , устанавливаемыми с помощью слова состояния программы , причем уровень 0 является привилегированным уровнем, который может получить доступ к специальному набору регистров на процессорах. [21]

Все три модели поддерживают конфигурацию с тройным режимом избыточности с тремя ЦП, используемыми в схеме византийской отказоустойчивости с заморозкой шины, повтором инструкций и сигналами замены чипа. [21] [28] V80 добавил сигналы четности к своим шинам данных и адреса. [21]

Строковые операции были реализованы в микрокоде в V60/V70; но им помогал аппаратный блок управления данными , работающий на полной скорости шины, в V80. Это сделало строковые операции примерно в пять раз быстрее в V80, чем в V60/V70. [21]

Все операции с плавающей точкой в ​​значительной степени реализованы в микрокоде во всем семействе процессоров и, таким образом, довольно медленные. На V60/V70 32-битные операции с плавающей точкой занимают 120/116/137 циклов для сложения/умножения/деления, в то время как соответствующие 64-битные операции с плавающей точкой занимают 178/270/590 циклов. V80 имеет некоторую ограниченную аппаратную поддержку для фаз операций с плавающей точкой — например, разложение на знак, экспоненту и мантиссу — поэтому его блок с плавающей точкой, как утверждается, в три раза эффективнее, чем у V70, при этом 32-битные операции с плавающей точкой занимают 36/44/74 цикла, а 64-битные операции занимают 75/110/533 цикла (сложение/умножение/деление). [21]

Операционные системы

Unix (не в реальном времени и в реальном времени)

NEC перенесла несколько вариантов операционной системы Unix на свои процессоры V60/V70/V80 для систем, ориентированных на пользовательские приложения, включая системы реального времени. Первый вариант порта NEC UNIX System V для V60 назывался PC-UX/V Rel 2.0 (V60). [65] (Также см. фотографии по внешней ссылке ниже.) NEC разработала вариант Unix с упором на работу в реальном времени для работы на V60/V70/V80. Названный Real-time UNIX RX-UX 832, он имеет двухслойную структуру ядра, при этом все планирование задач выполняется ядром реального времени. [5] Также была разработана многопроцессорная версия RX-UX 832, названная MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems). [66] Прототип компьютера на базе MUSTARD использует восемь процессоров V70. Он использует функцию FRM и может настраивать и изменять конфигурацию мастера и проверяющего устройства по запросу. [67] [68]

ITRON (в реальном времени)

Для встраиваемых систем , ориентированных на аппаратное управление , операционная система реального времени на базе ITRON , названная RX616, была реализована NEC для V60/V70. [27] [23] 32-битная RX616 была непрерывным ответвлением от 16-битной RX116 , которая была для V20-V50 . [46] [24]

FlexOS (в реальном времени)

В 1987 году компания Digital Research, Inc. также объявила о планах портировать FlexOS на V60 и V70. [69]

CP/M и DOS (устаревшая 16-битная)

V60 также мог запускать программы CP/M и DOS (перенесенные из серий V20-V50) с использованием режима эмуляции V20/V30. [33] Согласно статье 1991 года в InfoWorld , Digital Research в какой-то момент работала над версией Concurrent DOS для V60; но она так и не была выпущена, поскольку процессоры V60/V70 не импортировались в США для использования в клонах ПК. [70]

Инструменты разработки

Кросс-компиляторы C/C++

В составе своего набора инструментов разработки и интегрированной среды разработки (IDE) NEC имела свой собственный компилятор C , PKG70616 «Пакет инструментов генерации программного обеспечения для V60/V70». [71] Кроме того, GHS ( Green Hills Software ) создала свой собственный режим компилятора C (MULTI), а MetaWare, Inc. (в настоящее время Synopsys , через ARC International ) создала один для V20/V30 (Intel 8086), режим эмуляции, названный High C/C++. [72] [18] : подтверждение  Cygnus Solutions (в настоящее время Red Hat ) также портировала GCC как часть форка расширенной системы компилятора GNU (EGCS), [73] но он, похоже, не был опубликован. [74] [75]

По состоянию на 2018 год [обновлять], процессорно-специфичный каталог necv70 все еще поддерживается в библиотеках языка C newlib (libc.a и libm.a) RedHat . [76] Недавнее обслуживание, похоже, проводилось на Sourceware.org. Последний исходный код доступен в его репозитории git . [77]

MV-4100 Ada 83–сертифицированная система

Сертифицированная Ada 83 «платформенная система» была названа MV-4000, сертифицирована как «MV4000». Эта сертификация была проведена с целевой системой, которая использовала ОС реального времени UNIX RX-UX 832, работающую на базе VMEbus (IEEE 1014) с подключенной процессорной платой V70. Хостом кросс-компилятора была NEC Engineering Work Station EWS 4800, чья хост-ОС, EWS-US/V , также была основана на UNIX System V. [78] [79] [80] [81]

Процессор получил валидацию Ada-83 от AETECH, Inc. [78], выполнив тесты Ada Compiler Validation Capability . [82]

Имя системыНомер сертификатаТип компилятораХОСТ-машинаОС ХОСТМашина TARGETЦЕЛЕВАЯ ОС
Система компилятора NEC Ada для EWS-UX/V до V70/RX-UX832, версия 1.0910918S1.11217БазаNEC EWS4800/60EWS-UX/V R8.1NEC МВ4000RX-UX832 V1.6
Система компилятора NEC Ada для EWS-UX/V (выпуск 4.0) в версии V70/RX-UX832, выпуск 4.1 (4.6.4)910918S1.11217ПолученныйEWS4800 Superstation серии RISCEWS-UX/V(R4.0) R6.2NEC МВ4000RX-UX832 V1.63
Особенности MV-4000 [79]
Системная шина: IEEE1014 D1.2/IEC821 Rev C.1 (8-слотовая)
Шина расширения: шина кэша IEC822 Rev C или V70 (6 слотов)
Встроенный 3,5-дюймовый жесткий диск SCSI емкостью 100 Мбайт (отформатированный)
Встроенный дисковод для 3,5-дюймовых дискет емкостью 1 Мбайт 1
Расширение SCSI (1 канал)
Оценка электромагнитных помех: VCCI - 1 вид

Комплекты оценочных плат

Компания NEC выпустила несколько комплектов оценочных плат для V60/V70.

Номер деталиОписанияЗамечания
ЭБИБМ-7061UNXПодчиненная плата сопроцессора V60 с Unix для PC-XT / ATс PC-UX /V Rel 2.0 (V60)
PS98-145-HMWПодчиненная плата сопроцессора V60 с Unix для NEC PC-9801с PC-UX /V Rel 2.0 (V60)
EBIBM-70616SBCОдноплатный компьютер V60 для Multibus I
Часть МВ-4000Одноплатный компьютер V70 для VMEbusСертифицировано по стандарту Ада 83

Внутрисхемный эмулятор

Поддержка отладки программного обеспечения на кристалле с помощью IE-V60

NEC создала свой собственный полноценный (не ПЗУ и не JTAG ) внутрисхемный эмулятор на основе зонда IE-V60 на основе V60, поскольку сами чипы V60/V70 имели возможности эмулятора-чипа. IE-V60 был первым внутрисхемным эмулятором для V60, произведенным NEC. Он также имел функцию программатора PROM. Раздел 9.4, стр. 205 [2] NEC описала его как «дружественную пользователю функцию отладки программного обеспечения». Чипы имеют различные исключения прерывания, такие как чтение (или запись) данных по указанному пользователем адресу и 2 точки останова одновременно. Раздел 9 [1]

Контакты состояния внешней шины

Внешняя шинная система указывает состояние своей шины с помощью 3 контактов состояния, которые предоставляют три бита для сигнализации таких условий, как выборка первой инструкции после перехода, непрерывная выборка инструкции , доступ к данным TLB , одиночный доступ к данным и последовательный доступ к данным . Раздел 6.1, стр. 114 [2]

СТ[2:0]Описание
111Инструкция по выборке
011Инструкция по выборке после ветвления
101 Доступ к данным "TLB"
100Доступ к данным «Системная базовая таблица (вектор прерываний и исключений)»
011Единый доступ к данным
010Короткий путь доступа к данным (пропущенный адрес при чтении после записи)
001Последовательный доступ к данным

Отладка с помощью V80

Эти функции отладки программного и аппаратного обеспечения также были встроены в V80. Однако V80 не имел внутрисхемного эмулятора , возможно, потому, что наличие такого программного обеспечения, как UNIX RX-UX 832 реального времени и ITRON RX616 реального времени, делало такую ​​функцию ненужной. После загрузки Unix нет необходимости во внутрисхемном эмуляторе для разработки драйверов устройств или прикладного программного обеспечения . Нужны компилятор C , кросс-компилятор и экранный отладчик — такой как GDB-Tk — который работает с целевым устройством.

HP 64758

Hewlett-Packard (в настоящее время Keysight ) предложила внутрисхемное эмуляционное оборудование на основе зондирующего модуля для V70, построенное на их системах серии HP 64700, [83] [84] преемника серии HP 64000 , в частности HP 64758. [85] [86] [83] Оно позволяет выполнять функцию трассировки как логический анализатор . Это испытательное оборудование также автоматически отображает дизассемблированный исходный код с отображением данных трассировки и без объектного файла , [83] и отображает исходный код на языке высокого уровня , когда исходный код и объектные файлы предоставлены и они были скомпилированы в формате DWARF . Интерфейс для V60 (10339G) также был в каталоге, [86] но длинный кабель зондирующего модуля требовал устройств «специального класса квалификации», т. е. высокоскоростного класса V70.

HP 64758: основные блоки, подблоки и размещенный интерфейс

ПродуктОписание
64758АЭмулятор V70 20 МГц с 512 КБ памяти эмуляции
64758AXОдноразовое обновление
64758БЭмулятор V70 20 МГц с 1 МБ памяти эмуляции
64758GПодсистема эмуляции V70 20 МГц, 512 КБ
64758HПодсистема эмуляции V70 20 МГц, 1 МБ
64758СV70 (uPD70632) – размещенный пользовательский интерфейс

Параметры программного обеспечения

ПродуктОписание
64879LАссемблер/линковщик V70, однопользовательская лицензия
64879МV70 Assembler/Linker, носители и руководства
64879УМногопользовательская лицензия V70 Assembler/Linker

Аппаратные опции

ПродуктОписание
Б3068БГрафический пользовательский интерфейс на базе V70
10339GИнтерфейс NEC V60
Е2407АИнтерфейс NEC V70

Недостатки

Стратегический провал V80микроархитектура

На этапе разработки считалось, что V80 будет иметь ту же производительность, что и Intel 80486 , [87], но в итоге они получили много разных функций. Внутреннее выполнение каждой инструкции V80 требовало не менее двух циклов, в то время как для i486 требовался один. Внутренний конвейер V80 казался буферизованным асинхронным , но у i486 он был синхронным . Другими словами, внутренняя микроархитектура V80 была CISC , а у i486 была RISC . Оба их ISA допускали длинные неоднородные инструкции CISC , но у i486 была более широкая, 128-битная внутренняя шина кэш-памяти , в то время как у V80 она была 32-битной. Эту разницу можно увидеть на фотографиях их кристаллов. [21] [18] [22] [17] Конструкция была фатальной с точки зрения производительности, но NEC не стала ее менять. Компания NEC могла бы перепроектировать физическую конструкцию , сохранив тот же уровень передачи регистров , но она этого не сделала.

Отсутствие коммерческого успеха

Архитектура V60-V80 не имела большого коммерческого успеха. [32]

V60, V70 и V80 были указаны в каталогах NEC 1989 и 1990 годов в их корпусе PGA . [88] [89] Каталог NEC от 1995 года все еще указывал V60 и V70 (не только в их версии PGA, но и в корпусе QFP , а также включал недорогой вариант V60 под названием μPD70615, который исключал эмуляцию V20/V30 и функцию FRM), наряду с их различными чипсетами; но V80 не предлагался в этом каталоге. [36] В издании того же каталога 1999 года больше не было никаких продуктов V60-V80. [90]

Преемники

Серия V800

В 1992 году NEC выпустила новую модель, 32-битный микроконтроллер серии V800 ; но он не имел блока управления памятью (MMU). [91] Он имел архитектуру на основе RISC , вдохновленную архитектурами Intel i960 и MIPS , а также другие инструкции процессора RISC, такие как JARL (Jump and Register Link) и архитектура загрузки-сохранения .

В это время огромные программные активы V60/V70, такие как Unix реального времени, были заброшены и никогда не возвращались их преемникам, чего Intel избежала.

Серия V800 имела 3 основных варианта: семейства V810, V830 и V850 . [92] [3] [93]

V820 (μPD70742) представлял собой простой вариант V810 (μPD70732), но с периферийными устройствами.

Обозначение V840 могло быть пропущено из-за японской тетрафобии (см. стр. 58 [36] ). Одно из японских произношений «4» означает «смерть», таким образом избегайте названий, вызывающих ассоциации, таких как Death-watch Shi-ban (число 4 – Shi-ban) Bug (死番虫, точно « deathwatch beetle »).

В 2005 году уже наступила эра V850 , и семейство V850  пользовалось большим успехом. [94] В 2018 году оно называлось семейством Renesas V850 и семейством RH850 с ядрами ЦП V850/V850E1/V850E2 и V850E2/V850E3 соответственно. Эти ядра ЦП расширили ISA исходного ядра V810; [95] работая с компилятором V850. [96]

Современное программное моделирование

МАМЕ

Поскольку V60/V70 использовались для многих японских аркадных игр , MAME (от «Multiple Arcade Machine Emulator»), который эмулирует несколько старых аркадных игр для энтузиастов, включает в себя симулятор ЦП для их архитектуры набора инструкций . [25] Это своего рода симулятор набора инструкций , не для разработчиков, а для пользователей.

Он поддерживается командой разработчиков MAME. Последний открытый исходный код , написанный на C++ , доступен в репозитории GitHub . [97] Коды операций в файле optable.hxx точно такие же, как и в V60. [1]

Смотрите также

Ссылки

  1. ^ abcdefghijkl NEC (ноябрь 1986 г.). μPD70616 Справочное руководство программиста (ПРЕДВАРИТЕЛЬНОЕ ИЗДАНИЕ). Архив Интернета, некоммерческая организация 501(c)(3). Доступны форматы EPUB, KINDLE, PDF, PDF с текстом, ПОЛНЫЙ ТЕКСТ и т. д.
  2. ^ abcdefg Кани, доктор Кенджи (апрель 1987 г.). Vシリーズマイクロコンピュータ 2 [ Микрокомпьютер серии V 2 ] (на японском языке). Марузен. ISBN 978-4621031575.
    本書は日本電気(株)が、わが国ではじめて開発した32ビットマイクロプロセッサV60について解説したものである。[Это в книге объясняется V60, японский первый 32-битный микропроцессор, разработанный компанией NEC.]
  3. ^ ab Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (1995-04-25). "0,9-В, 2,5 МГц КМОП 32-битный микропроцессор" . IEICE Transactions on Electronics . E78-C (4): 389– 393. ISSN  0916-8516 . Получено 2018-01-09 . Краткое описание: 32-битный RISC-микропроцессор "V810", имеющий 5-ступенчатую конвейерную структуру и 1 Кбайт кэш-памяти с прямым отображением инструкций, реализует работу на частоте 2,5 МГц при 0,9 В с потребляемой мощностью 2,0 мВт. Напряжение питания может быть снижено до 0,75 В. Чтобы преодолеть узкий запас по уровню шума, все сигналы устанавливаются так, чтобы иметь размах от питания до питания с помощью псевдостатической схемы. Чип изготовлен по технологии двухслойной металлической КМОП-структуры с нормами 0,8 мкм и позволяет интегрировать 240 000 транзисторов на кристалле размером 7,4 мм–7,1 мм.

  4. ^ abc Nakayama, T.; Harigai, H.; Kojima, S.; Kaneko, H.; Igarashi, H.; Toba, T.; Yamagami, Y.; Yano, Y. (октябрь 1989 г.). "Сопроцессор с плавающей точкой производительностью 6,7 МФЛОПС с векторными/матричными инструкциями". IEEE Journal of Solid-State Circuits . 24 (5): 1324– 1330. Bibcode : 1989IJSSC..24.1324N. doi : 10.1109/JSSC.1989.572608. ISSN  1558-173X. Аннотация: Описан 80-битный сопроцессор с плавающей точкой, реализующий 24 векторные/матричные инструкции и 22 математические функции. Этот процессор может выполнять сложение/округление с плавающей точкой и конвейерное умножение одновременно под управлением микрокоманд горизонтального типа. Метод деления SRT и тригонометрический алгоритм CORDIC используются для выгодной реализации стоимости/производительности. Производительность 6,7 MFLOPS при умножении векторной матрицы на частоте 20 МГц была достигнута за счет использования параллельных операций. Инструкция векторной/матричной матрицы примерно в три раза быстрее, чем обычные инструкции сложения и умножения. Чип был изготовлен по технологии CMOS с двойным металлическим слоем 1,2 мкм, содержащей 433000 транзисторов на кристалле размером 11,6*14,9 мм/sup 2/.

  5. ^ ab Mizuhashi, Yukiko; Teramoto, Msanoro (август 1989 г.). "Операционная система UNIX реального времени: RX-UX 832". Microprocessing and Microprogramming . 27 ( 1– 5): 533– 538. doi :10.1016/0165-6074(89)90105-1. Аннотация: В этой статье описываются требования к операционным системам UNIX реального времени, концепция проектирования и реализация операционной системы UNIX реального времени RX-UX 832 для микропроцессоров v60/v70, которые являются 32-разрядными микропроцессорами NEC. RX-UX 832 реализован с использованием структуры строительных блоков, состоящей из трех модулей: ядра реального времени, файлового сервера и супервизора Unix. Чтобы гарантировать ответственность в реальном времени, были введены несколько усовершенствований, такие как схема планирования задач с фиксированным приоритетом, файловая система с непрерывными блоками и функции отказоустойчивости. Таким образом, RX-UX 832 позволяет разработчикам систем использовать стандартный Unix в качестве интерфейса человек-машина для создания отказоустойчивых систем с утонченной работоспособностью и обеспечивает высококачественные программные приложения на высокопроизводительных микросхемах.


  6. ^ ab "Акацуки: Рассвет снова восходит на Венере". 11 декабря 2015 г. Получено 2018-01-07 .
  7. ^ ab Hardenbergh, Hal W (1988). "RISCs CISCs and Fabs". Programmer's Journal . 6 (2). Avant-Garde Creations: 15. До сих пор мы не упоминали два 32-битных CISC-чипа, семейство NEC V60/70 и AT&T WE32. В отличие от NEC V20/25/30/50, V60/70 не основан на архитектуре Intel. NEC нацеливает V60/70 на встраиваемые приложения, ...
    Google Книги
  8. ^ abc Ямахата, Хитоши; Сузуки, Нарико; Комото, Ясухико; Сииба, Тадааки (6 февраля 1987 г.). «マイクロプロセッサV60のアーキテクチャ» [Архитектура микропроцессора V60] (PDF) . Технические отчеты SIG; Микрокомпьютер 43-2 (на японском языке). 1987 (8(1986-ARC-043)). Общество обработки информации Японии: 1–8 . AN10096105. В этом отчете будет описан однокристальный 32-битный микропроцессор CMOS VLSI V60. Он был реализован с использованием двухслойной металлической КМОП-технологии с проектной нормой 1,5 мкм для интеграции 375 000 транзисторов. Он интегрирует блок управления виртуальной памятью для страничного обмена по требованию и операции с плавающей точкой, которые соответствуют стандарту IEEE-754 Floating-Point. Стандарт. Используя режим эмуляции V20/V30, он может напрямую выполнять объектные программы 16-битного ЦП (V30). Форматы инструкций подходят для фазы генерации кода компиляторов. Для языка высокого уровня и операционной системы предусмотрено 237 инструкций. Он может выполнять 3,5 MIPS (миллиона инструкций в секунду) на частоте 16 МГц с 16-битной шиной данных.
  9. ^ Сакамура, Кен (апрель 1988 г.). "Recent Trends" (PDF) . IEEE Micro . 8 (2): 10– 11. ISSN  0272-1732 . Получено 08.01.2018 . V60/V70, фирменный ЦП компании NEC, является первым коммерческим 32-разрядным микропроцессором общего назначения в Японии.
  10. ^ Роуэн, К.; Пржбыльский, С.; Юппи, Н .; Гросс, Т.; Шотт, Дж.; Хеннесси, Дж. (1984). "Конвейерный 32-битный NMOS-микропроцессор". Международная конференция IEEE по твердотельным схемам 1984 года. Сборник технических документов . Том XXVII. С.  180–181 . doi :10.1109/ISSCC.1984.1156607. S2CID  42147153. Stanford MIPS
  11. ^ Шерберн, RW; Катевенис, MGH; Паттерсон, округ Колумбия; Блесток, Швейцария (1984). «32-битный NMOS-микропроцессор с большим регистровым файлом». Журнал IEEE твердотельных схем . 19 (5): 682–689 . Бибкод : 1984IJSSC..19..682S. дои : 10.1109/JSSC.1984.1052208. ISSN  0018-9200. S2CID  23195124. UCB RISC-II
  12. ^ Риордан, Т.; Гревал, Г. П.; Хсу, С.; Кинсел, Дж.; Либби, Дж.; Марч, Р.; Миллс, М.; Райс, П.; Скофилд, Р. (1988). "Система MIPS M2000". Труды Международной конференции IEEE по проектированию компьютеров 1988 г.: СБИС . С.  366–369 . doi :10.1109/ICCD.1988.25724. ISBN 0-8186-0872-2. S2CID  60801545.
    MIPS M2000 (R2000)
  13. ^ Намджу, М.; Агравал, А.; Джексон, Д.К.; Куах, Л. (1988). «Реализация архитектуры SPARC на основе вентильной матрицы КМОП». Сборник статей. COMPCON Spring 88 Thirty-Third IEEE Computer Society International Conference . стр. 10–13. doi :10.1109/CMPCON.1988.4818. ISBN 0-8186-0828-5. S2CID  21078114.
    SPARC, 1-е поколение.
  14. ^ Kohn, L.; Fu, SW (1989). "Микропроцессор на 1 000 000 транзисторов". Международная конференция IEEE по твердотельным схемам, 1989 ISSCC. Сборник технических документов . стр.  54–55 . doi :10.1109/ISSCC.1989.48231. S2CID  58413700. Intel 860
  15. ^ NEC (июнь 1997 г.). 16-БИТНАЯ СЕРИЯ V; ИНСТРУКЦИИ (5-е изд.). Архив Интернета, некоммерческая организация 501(c)(3). Доступны форматы EPUB, KINDLE, PDF, ПОЛНЫЙ ТЕКСТ и т. д.
  16. ^ ab Hennessy: Стэнфордский университет, Джон Л.; Паттерсон: Калифорнийский университет в Беркли, Дэвид А. (2007). Архитектура компьютера: количественный подход (четвертое изд.). Издательство Morgan Kaufmann. ISBN 978-0-12-370490-0Открытый доступ: доступны форматы EPUB, KINDLE, PDF, FULL TEXT и т. д .
  17. ^ ab Fu, B.; Saini, A.; Gelsinger, PP (1989). "Производительность и микроархитектура процессора i486". Труды Международной конференции IEEE 1989 года по проектированию компьютеров: СБИС в компьютерах и процессорах . стр.  182–187 . doi :10.1109/ICCD.1989.63352. ISBN 0-8186-1971-6. S2CID  62082864.
    Intel 80486
    Аннотация:
    Микропроцессор i486 включает тщательно настроенный пятиступенчатый конвейер с интегрированным кэшем объемом 8 КБ. Для выполнения средней инструкции за 1,8 такта используются различные методы, ранее связанные только с процессорами RISC (компьютер с сокращенным набором инструкций). Это представляет собой сокращение на 2,5* по сравнению с его предшественником, микропроцессором 386. Подробно описываются сравнения конвейера и счетчика тактов. Кроме того, включен встроенный блок обработки чисел с плавающей точкой, который обеспечивает сокращение на 4* такта по сравнению с числовым сопроцессором 387. Обсуждаются усовершенствования и оптимизации микроархитектуры, используемые для достижения этой цели, большинство из которых не требуют интенсивного использования кремния. Все инструкции микропроцессора 386 и числового сопроцессора 387 реализованы полностью совместимым образом.
  18. ^ abc Crawford, JH (февраль 1990 г.). «Процессор i486: выполнение инструкций за один такт». IEEE Micro . 10 (1): 27– 36. CiteSeerX 10.1.1.126.4216 . doi :10.1109/40.46766. ISSN  0272-1732. 
  19. ^ «Несмотря на устаревший дизайн, x86 по-прежнему на высоте». CNET .
  20. ^ Wade, James (1 октября 1996 г.). "A Community-Level Analysis of Sources and Rates of Technological Variation in the Microprocessor Market". Academy of Management Journal . 39 (5): 1218– 1244. doi :10.2307/256997. ISSN  0001-4273. JSTOR  256997. Спонсорами, которые не использовали технологию RISC, были NEC, AT&T и последователи стандарта TRON. Все три этих микропроцессора были специализированы для пользователей, для которых производительность была наивысшим приоритетом. Микропроцессор Hitachi следовал стандарту TRON, высокопроизводительной технологии CISC, которая, по мнению японских разработчиков, была бы жизнеспособной альтернативой RISC. Чип AT&T изображался как чип, подходящий для построения первоклассных вычислительных систем, подобных мини-компьютерам. Аналогичным образом, модели NEC V60 и V70 были созданы по образцу одного из 36-разрядных мэйнфреймов NEC.
  21. ^ abcdefghijklmnop Комото, Ясухико; Сайто, Тацуя; Майн, Казумаса (1990-08-25). "Обзор 32-битного микропроцессора серии V" (pdf) . Журнал обработки информации . 13 (2): 110– 122. ISSN  1882-6652 . Получено 08.01.2018 . Открытый доступ Аннотация: Достижения в технологии производства полупроводников позволяют интегрировать блок с плавающей точкой и блок управления памятью в один микропроцессорный чип. Они также позволяют разработчикам микропроцессоров реализовывать методы, используемые при проектировании мэйнфреймовых компьютеров, особенно в отношении структур конвейеров. Архитектура V60 V70 и V80 стала возможной благодаря этим достижениям. V60 и V70 являются первыми 32-битными микропроцессорами NEC и включают в себя почти все функции, требуемые прикладными системами в чипе. Набор инструкций обеспечивает ориентированную на язык высокого уровня структуру операционной системы, функции поддержки и функции поддержки для высоконадежных систем. V80 также использует ту же архитектуру и достигает более высокой производительности с помощью кэш-памяти и механизмов предсказания ветвлений. V80 достиг производительности в два-четыре раза выше, чем у V70.

  22. ^ ab Kaneko, Hiraoki; Suzuki, Nariko; Wabuka, Hiroshi; Maemura, Koji (1 марта 1990 г.). "Realizing the V80 and its system support functions" . IEEE Micro . 10 (2). ACM: 56– 69. doi :10.1109/40.52947. ISSN  0272-1732. S2CID  2634866. Аннотация: Дается обзор архитектуры общих проектных соображений для 11-юнитового, 32-битного микропроцессора V80, который включает две кэш-памяти по 1 кБ и механизм предсказания ветвлений, который является новой функцией для микропроцессоров. Обсуждаются конвейерная обработка V80 и функции системной поддержки для многопроцессорных и высоконадежных систем. С использованием функций поддержки V80 были реализованы многопроцессорные и высоконадежные системы без какого-либо снижения производительности. Для улучшения конвейерной обработки использовались кэш-память и механизм предсказания ветвлений. Различные аппаратные средства заменили обычную микропрограмму, чтобы обеспечить высокую производительность.

  23. ^ ab Shimojima, Takehiko; Teramoto, Masanori (1987). "V60 real-time operating system". Microprocessing and Microprogramming . 21 ( 1– 5): 197– 204. doi :10.1016/0165-6074(87)90038-X. ISSN  0165-6074. Аннотация: В этой статье описываются требования к 32-разрядным микропроцессорным операционным системам реального времени, цели проектирования и реализация V60/V70 Real-Time Operating System (RTOS) и ее программная поддержка.

  24. ^ аб Монден, Хироши; Терамото, Такаши; Кога, Масанори (14 марта 1986 г.). «V60用アルタイムOSの検討 －32ビットI-TRONに向けて－» [Технико-экономическое обоснование ОС реального времени для V60 - в сторону 32-битного I-TRON -] (PDF) . Технические отчеты SIG (ARC) (на японском языке). 1986 (19 (1985-ARC-061)). Общество обработки информации Японии: 1–8 . AN10096105. Открытый доступ
  25. ^ ab "MAME:/src/emu/cpu/v60/v60.c". Mamedev.org. Архивировано из оригинала 2014-02-22 . Получено 2014-02-15 .
  26. ^ "mamedev/mame". GitHub . Получено 17 мая 2020 .
  27. ^ ab Kimura, S.; Komoto, Y.; Yano, Y. (апрель 1988 г.). "Implementation of the V60/V70 and its FRM function". IEEE Micro . 8 (2): 22– 36. doi :10.1109/40.527. S2CID  9507994. Аннотация: Дано описание V60/V70, первого коммерческого универсального 32-разрядного микропроцессора в Японии. Его функции включают операции с плавающей точкой на кристалле, архитектуру, ориентированную на язык высокого уровня, поддержку отладки программного обеспечения и функции поддержки для повышения уровня надежности системы. Поскольку высокая надежность так важна, V60/V70 содержит функции поддержки контроля функциональной избыточности (FRM). Обсуждение охватывает общие соображения по проектированию, архитектуру, реализацию, обнаружение и управление опасностями и функции FRM. V60/V70 использует спецификацию операционной системы реального времени TRON.

  28. ^ ab Яно, Y.; Комото, Y.; Сато, Y. (Весна 1988). "Микропроцессор V60/V70 и его системные функции поддержки". Сборник статей. COMPCON Spring 88 Тридцать третья международная конференция компьютерного общества IEEE . стр. 36–42. doi :10.1109/CMPCON.1988.4824. ISBN 0-8186-0828-5. S2CID  9186701.
    Аннотация:
    Описываются два усовершенствованных 32-разрядных микропроцессора, V60 и V70 (mu PD70616 и mu PD70632 соответственно), и их функции поддержки для операционных систем и высоконадежных систем. Рассматриваются три функции операционной системы, а именно функции поддержки виртуальной памяти, функции переключения контекста и функции асинхронных ловушек. Обсуждается базовый механизм реализации высоконадежной системы, называемый FRM (мониторинг функциональной избыточности). FRM позволяет проектировать систему, в которой несколько V60 (или V70) образуют конфигурацию, в которой один процессор в системе действует как ведущий, а другие действуют как мониторы. Представлена ​​плата FRM, которая использует три V60 в своем избыточном ядре.
  29. ^ abcd Такахаси, Тошия; Яно, Ёити (1988-01-21). "V60/V70アーキテクチャ" [Архитектура микропроцессоров V60/V70] (PDF) . Технические отчеты SIG (на японском языке). 1988 (4(1987-ARC-069)). Японское общество обработки информации: 57– 64. AN10096105. В этом отчете описывается архитектура 32-битных микропроцессоров V60/V70. Архитектура объединяет различные функции в одном кремниевом кристалле, такие как богатый набор регистров общего назначения, набор инструкций, ориентированных на язык высокого уровня, обработка данных с плавающей точкой, которая подходит для научных приложений, и режим работы FRM (мониторинг избыточности функций), который поддерживает высоконадежную конфигурацию систем. Эти функции будут представлены.
  30. ^ 1987 Microcomputer Data Book: Vol. 2 (PDF) . NEC. Август 1986. С.  3-229 – 3-232 .
  31. ^ Яно, Ёичи (апрель 2012 г.). «32ビット・マイコン「V60」開発物語» [История разработки 32-битного микрокомпьютера V60] (PDF) (на японском языке). Музей истории полупроводников Японии . Проверено 8 января 2018 г.
    "Encore 2012 #75" (pdf) . Бюллетень "Encore" (на японском). 75 . Общество специалистов полупроводниковой промышленности: 17–20 . Апрель 2012 . Получено 2018-01-08 .
  32. ^ ab Дэвид Т. Мете (1991). Технологическая конкуренция в глобальных отраслях промышленности: стратегии маркетинга и планирования для американской промышленности. Greenwood Publishing Group. стр. 128. ISBN 978-0-89930-480-9.
  33. ^ abcd Dataquest , "Japanese Semiconductor Industry Service", 1-й квартал 1986 г., стр. 18 (pdf стр. 44 в этом многотомном архиве)
  34. ^ Dataquest , «Japanese Semiconductor Industry Service», 1-й квартал 1987 г., стр. 18 (pdf стр. 182 в этом многотомном архиве)
  35. ^ "MAME:/src/mame/drivers/model1.c". Mamedev.org. Архивировано из оригинала 2014-04-03 . Получено 2014-02-15 .
  36. ^ abc NEC (октябрь 1995 г.). "SEMICONDUCTOR SELECTION GUIDE" (PDF) (10-е изд.). Архивировано из оригинала (PDF) 2016-03-04.
  37. ^ "NEC Semiconductor Selection Guide Oct.1995" (PDF) . Получено 2024-01-25 .
  38. ^ "MAME:/src/mame/drivers/ssv.c". Mamedev.org. Архивировано из оригинала 2014-04-03 . Получено 2014-02-15 .
  39. ^ Ричард Тан. "STS 145 Case Study Sega: The effect of corporate conflict on game design" (PDF) . Архивировано из оригинала (PDF) 22.02.2014. "Изначально Saturn работал на чипе NEC V60 с частотой 16 МГц. Сравните это с процессором PlayStation ( MIPS R3000A 32bit RISC chip), который работает на частоте 33,8 МГц, что почти вдвое выше. По словам одного из сотрудников Sega, когда Накаяма впервые получил спецификации дизайна для PlayStation, он был "самым безумным из всех, кого я когда-либо видел", он вызвал весь отдел исследований и разработок в свой офис, чтобы накричать на них. Была предпринята попытка компенсировать это добавлением еще одного процессора для двойной работы; однако это решение сделало систему настолько сложной для разработки, что, по словам самого Ю Судзуки, "только 1 из 100 программистов мог использовать весь потенциал Saturn".
  40. ^ ab "Номер модели: PS98-145-HMW, Название товара: PC-UX/V(Rel2.0)(V60)". Лист продукта NEC.
  41. ^ Bungou Mini 5RX на YouTube с «высокоскоростным сглаживанием контурных шрифтов» TV CM
  42. ^ «Bungo mini 5SX, Bungo mini 7SX, Bungo mini 7SD - Компьютерный музей» . Museum.ipsj.or.jp . Проверено 22 апреля 2017 г.
  43. ^ Takeo, Sakurai; Osamu, Oizumi (1986). "Очерк суперминикомпьютера NEC серии MS4100, Технический журнал NEC". Nec技報(на японском). 39 (11). Технический журнал NEC, том 39, выпуск 11, стр. 113–124, ноябрь 1986 г.: 113–124 .
  44. ^ "MS-4100 Series - Computer Museum". museum.ipsj.or.jp . Получено 2018-01-07 .
  45. ^ "MS4100 Series". dbnst.nii.ac.jp (на японском) . Получено 2018-01-08 .
  46. ^ ab Dataquest , "Japanese Semiconductor Industry Service", 2-й квартал 1987 г., стр. 21 (pdf стр. 223 в этом многотомном архиве)
  47. ^ "MAME:/src/mame/drivers/segas32.c". Mamedev.org. Архивировано из оригинала 2014-04-03 . Получено 2014-02-15 .
  48. ^ "MAME:/src/mame/drivers/ms32.c". Mamedev.org. Архивировано из оригинала 2014-04-03 . Получено 2014-02-15 .
  49. ^ «СПРАВОЧНИК Кибо» (PDF) . ДЖАКСА. Сентябрь 2007. с. 101.
  50. ^ "Оборудование для сбора данных о космической среде - Присоединяемая полезная нагрузка (SEDA/AP)". iss.jaxa.jp . JAXA. 2007-03-30.
  51. ^ "JAXA's LSI (MPU/ASIC) roadmap, стр. 9; excl. front" (PDF) . Состояние разработки JAXA Critical Parts, 2008 . JAXA.
  52. ^ "Состояние разработки JAXA EEE Parts" (PDF) . Состояние разработки JAXA Critical Parts, 2008 . JAXA.
  53. ^ Технические характеристики ядра процессора MIPS64 5Kf (PDF) (ред. 01.04). MIPS Technologies Inc. 2005-01-31. Архивировано из оригинала (PDF) 2018-02-20.
  54. ^ ХАЯСИ, Н. Компьютер управления наведением для ракеты-носителя, Технический журнал NEC, том 6, № 1/2001, стр. 145-148
  55. ^ "База данных деталей и материалов EEE, квалифицированных JAXA: критические детали". JAXA . Получено 2018-01-07 .
  56. ^ Voica, Alex (29.07.2015). «Назад в будущее: 64-битный процессор MIPS исследует происхождение солнечной системы – MIPS». mips.com . MIPS. Архивировано из оригинала 20.02.2018.
  57. ^ "国際宇宙ステーション「きぼう」船外プラットフォーム搭載宇宙環境計測ミッション装置（SEDA－AP）" [Оборудование сбора данных о космической среде - прикрепленная полезная нагрузка (SEDA-AP) на МКС - открытый комплекс "Кибо"] (PDF) (на японском языке). стр.  52–53 . Архивировано из оригинала (PDF) 26 января 2018 г.
  58. ^ NEC ВЫПУСКАЕТ V80 В ОТВЕТ НА INTEL 80486 - Computer Business Review, 1989-03-15 Черный список: www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
  59. ^ ab NEC МОЖЕТ ИМЕТЬ ПРЕИМУЩЕСТВО С 930,000 ТРАНЗИСТОРАМИ V80, ОТВЕТОМ НА INTEL 80486 - Computer Business Review, 1989-04-06 Черный список:www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
  60. ^ ОСАМУ, ЦУДЗИ; САТОРУ, КОМИЯМА; ТОШИЮКИ, ДОИ; ТЭЦУЯ, ИВАКИ (июль 1992 г.). «情報機器 工業用コンピュータμPORT-III» [Оборудование обработки информации.Промышленный компьютер .MU.PORT-III.].明電時報 [Мейден Джихо] (на японском языке) (225): 24–32 . ISSN  0386-1570.
  61. ^ ХИСАО, САСАКИ; АКИРА, САТО; ТОСИО, КАРАКАМА (май 1993 г.). «工業用コンピュータμPORT-IIIと適用事例» [Применение промышленного компьютера .MU.PORT-III.].明電時報 [Мейден Джихо] (на японском языке) (230): 41–44 . ISSN  0386-1570.
  62. ^ ab Majithi, Kenneth (1987). "The New Generation of Microprocessors". IEEE Micro . 7 (4): 4– 5. doi :10.1109/MM.1987.304873. ISSN  0272-1732. Японцы были столь же агрессивны в своих новых проектах высокопроизводительных микропроцессоров. Микропроцессоры NEC V60 и V70 используют архитектуры, которые включают не только MMU, но и арифметический блок с плавающей точкой на кристалле. Hitachi и Fujitsu объединились для создания семейства микропроцессоров, адаптированных к операционной системе TRON. Эти процессоры включают конвейеры инструкций, а также кэши инструкций и стека. Однако, в отличие от NEC, их функция FPU находится вне кристалла.
  63. ^ «Внутреннее устройство компилятора GNU».
  64. ^ "Google Groups – Некоторые комментарии по NEC V60/V70" . Получено 22.04.2017 .
  65. ^ 雅則, 寺本; 健治, 赤羽; 良彦, 和田; 由紀子, 水橋; 滋, 川又 (октябрь 1986 г.). «ПОРТИРОВКА UNIX System V НА СИСТЕМЫ V60» (pdf) .全国大会講演論文集(на японском языке).第33回(アーキテクチャおよびハードウェア). Информационное общество Японии: 163–164 . Проверено 7 января 2018 г.
  66. ^ Норихиса Судзуки (январь 1992 г.). Многопроцессорная обработка с общей памятью. MIT Press. стр. 195. ISBN 978-0-262-19322-1.
  67. ^ "Международный симпозиум по многопроцессорной обработке с общей памятью (ISSMM)" (PDF) . Бюллетень научной информации . Том 16, № 3. Офис военно-морских исследований Азиатского офиса. Июль–сентябрь 1991 г. С.  2–3 . Архивировано (PDF) из оригинала 1 марта 2021 г.
  68. ^ Suzuki, Norihisa, ред. (1992). Многопроцессорная обработка с общей памятью. MIT Press. стр. 195 и далее. ISBN 978-026219322-1.
  69. ^ "Digital Research запускает FlexOS 286 Real-Time Manufacturing Operating System". Computer Business Review . 1987-01-15. Архивировано из оригинала 2013-01-18 . Получено 2018-09-15 .
  70. ↑ Бретт Гласс (6 мая 1991 г.). «Answer Line». InfoWorld : 72. ISSN  0199-6649.
  71. ^ NEC. «Справочник по микропроцессорам и периферийным устройствам».
  72. ^ "MetaWare High C/C++". EDM/2.
  73. ^ Cygnus Solutions. "gcc/gcc-926/config.sub". Apple Inc. Получено 2018-01-07 .
  74. ^ Cygnus Solutions (1999-02-25). "Патч для замены CYGNUS LOCAL на EGCS LOCAL в config.sub". gcc-patches (список рассылки). Привет, ребята, я хотел бы представить следующий патч. Он переименовывает все вхождения CYGNUS LOCAL в EGCS LOCAL, что кажется немного более точным! :-) Ура, Ник



  75. ^ Cygnus Solutions (1999-02-25). "Re: Patch to replace CYGNUS LOCAL with EGCS LOCAL in config.sub". gcc-patches (список рассылки). Мне кажется, это бесполезное занятие. Если изменения действительно специфичны для Cygnus, их не должно быть в Egcs. В противном случае их следует объединить с основной копией config.sub (чьим сопровождающим, кстати, является Бен!).

  76. ^ "Встраивание с помощью GNU: Newlib". Встроено. 2001-12-28 . Получено 2023-10-02 .
  77. ^ "Newlib-cygwin.git / history". Sourceware.org . 2020 . Получено 22 мая 2020 .
  78. ^ ab "Список сертифицированных процессоров Ada 83". Archive.adaic.com. 1998-03-31 . Получено 2014-02-15 .
  79. ^ ab "MV-4000". Chipcatalog.com. Архивировано из оригинала 2018-01-07 . Получено 2014-02-15 .
  80. ^ История-48серии (относится к компьютерам EWS 4800 NEC)
  81. ^ Рэтклифф, Марк, ред. (1995). Ada Yearbook 1995. IOS Press . стр. 198. ISBN 9789051992182. Получено 22 мая 2020 г. .
  82. ^ "Процедуры проверки компилятора Ada – Версия 5.0". Ассоциация ресурсов Ada . 18 ноября 1997 г. Получено 22 мая 2020 г.
  83. ^ abc "Эмуляторы HP и решения для разработки микропроцессоров серии NEC V" (PDF) . Keysight. стр. 13 . Получено 2018-01-07 .
  84. ^ "HP Computer Museum" . Получено 2018-01-07 .
  85. ^ "64758G V70 20MHz emulation subsystem 512KB". Keysight. Архивировано из оригинала 2018-01-08 . Получено 2018-01-08 .
  86. ^ ab "Agilent Test & Measurement Discontinued Products" (PDF) . Keysight. стр. 97. Архивировано из оригинала (PDF) 2018-01-08 . Получено 2018-01-08 .
  87. ^ "NEC V80". groups.google.com . Группы Google.
  88. ^ NEC (июнь 1989 г.). Справочник по интеллектуальным периферийным устройствам. Архив Интернета, некоммерческая организация 501(c)(3). стр. 18.
  89. ^ NEC (май 1990 г.). Справочник по однокристальным микроконтроллерам. Архив Интернета, некоммерческая организация 501(c)(3). стр. 30.
  90. ^ NEC (апрель 1999). "SEMICONDUCTORS SELECTION GUIDE" (PDF) (17-е изд.). Архивировано из оригинала (PDF) 2018-01-08.
  91. ^ Харигай, Хисао; Кусуда, Масаори; Кодзима, Синго; Морияма, Масатоши; Иэнага, Такаши; Яно, Ёичи (22 октября 1992 г.). «低消費電力・低電圧動作の32ビットマイクロプロセッサV810» [32-разрядный RISC-микропроцессор с низким энергопотреблением и низким напряжением]. Технические отчеты SIG, Японское общество обработки информации . 1992 (82 (1992-ARC-096)): 41–48 . Аннотация: Усовершенствованный 32-битный RISC-микропроцессор для встроенного управления; V810 представлен в этой статье. V810 имеет высокую производительность и функции, определенные приложением. V810 рассеивает меньше энергии, чем любые другие RISC-микропроцессоры. V810 — первый 32-битный RISC-микропроцессор, работающий при напряжении 2,2 В. Чип V810 изготовлен с использованием 0,8-мкм CMOS-процессора с двойным металлическим слоем технология интеграции 240 000 транзисторов на кристалле размером 7,7×7,7 мм2 .


  92. ^ "NEC превращает ARM в вентильные матрицы". EDN . Получено 22.04.2017 .
  93. ^ Suzuki, K.; Arai, T.; Nadehara, K.; Kuroda, I. (1998). "V830R/AV: встроенный мультимедийный суперскалярный RISC-процессор". IEEE Micro . 18 (2): 36– 47. doi :10.1109/40.671401. ISSN  0272-1732. Аннотация: Декодирование в реальном времени видео- и аудиоданных MPEG-2 с помощью V830R/AV позволяет создавать практичные мультимедийные системы на базе встроенных процессоров.

  94. ^ NEC (май 2005 г.). «Руководство по выбору микроконтроллеров и средств разработки» (PDF) .
  95. ^ "Новый компилятор GCC. « Virtual Boy Development Board « Форум « Planet Virtual Boy». planetvb.com . Архивировано из оригинала 2019-05-30.
  96. ^ "V850 и RH850 Embedded Software Solutions". ghs.com . Green Hills Software.
  97. ^ "MAMEdev – V60". GitHub . Получено 26 мая 2020 .

Дальнейшее чтение

  • Yano, Y; Iwasaki, J; Sato, Y; Iwata, T; Nakagawa, K; Ueda, M (февраль 1986 г.). 32-битный КМОП-микропроцессор СБИС с управлением виртуальной памятью на кристалле . Solid-State Circuits Conference. Digest of Technical Papers. 1986 IEEE International. Vol. XXIX. IEEE. pp.  36–37 . doi :10.1109/ISSCC.1986.1156924. S2CID  57668899.
    Исполнительное устройство (EXU) — это микропрограммируемый 32-битный процессор тракта данных, который имеет тридцать два 32-битных регистра общего назначения, шестнадцать 32-битных сверхоперативных регистров, 64-битный барабанный сдвигатель, 32-битное арифметико-логическое устройство (АЛУ) и пару управляющих регистров. Три шины данных, которые работают
  • Канеко, Х.; Мики, И.; Коя, К.; Араки, М. (ноябрь 1986 г.). "32-разрядный КМОП-микропроцессор с шестиступенчатой ​​конвейерной структурой" . Труды Объединенной компьютерной конференции ACM 1986 г. , издательство IEEE Computer Society Press. стр.  1000–1007 .
    Аннотация: 32-разрядные микропроцессоры являются ключевыми устройствами, которые обладают высокой способностью обработки данных, которая была получена более ранними компьютерными системами общего назначения и мини-компьютерными системами, при гораздо более низкой стоимости. Более ранние 32-разрядные микропроцессоры были ограничены в принятии превосходной архитектуры и конструкции с использованием соответствующего оборудования, поскольку на кристалле можно было изготовить несколько устройств. Сложные функции, такие как управление виртуальной памятью и ...
  • Kurosawa, A.; Yamada, K.; Kishimoto, A.; Mori, K.; Nishiguchi, N. (май 1987 г.). "A Practical CAD System Application for Full Custom VLSI Microcomputer Chips". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 6 (3): 364– 373. doi :10.1109/TCAD.1987.1270281. ISSN  1937-4151. S2CID  7394658.
    Аннотация: В этой статье представлено практическое приложение CAD-системы для компоновки и проверки, результатом которого являются изготавливаемые полностью вырезанные микросхемы VLSI. CAD-система поддерживает три методологии проектирования — символическую компоновку, смешанную с компоновкой на уровне маски, уплотнение в качестве оптимизатора и полностью автоматизированную проверку. Для оптимизации площади символическая подсистема компоновки и уплотнения поддерживает гибкое описание ортогональных шаблонов компоновки с произвольными размерами в свободной манере размещения. Шаблоны компоновки включают данные пути, полигональные данные и символические ячейки. Для оптимизации мощности и задержки уплотнитель уплотняет данные компоновки, уменьшая как сопротивление, так и емкость для проводов и ионно-имплантированных слоев. Эта функция является пионером нового поколения уплотнителей. Следует подчеркнуть тот факт, что он может уплотнять данные компоновки в формат на 10-15 процентов меньше, чем тот, который достигается вручную. Подсистема проверки может обнаруживать все виды ошибок, более 30 элементов. Новой функцией проверки электрических правил является то, что она исследует дополнительные логические ошибки для схем КМОП. Синергия этих трех методологий проектирования принесла несколько существенных преимуществ. Одним из них является сокращение рабочей силы более чем вдвое в самом сложном процессе проектирования для уникальной случайной логики. Другим является 1600-транзисторный выход уплотнения, на 365 мил/sup 2/ меньше, чем тот, который уплотняется вручную. Реализация схемы на чипе работает на частоте более 15 МГц. Еще один успех — первый кремниевый. Он был достигнут в полностью заказном чипе микрокомпьютера VLSI, состоящем из более чем 100 000 транзисторов.
  • Фотография V60; на Nikkei BP (на японском языке)
  • Фотография кристалла V60; в Японском музее истории полупроводников (на японском языке)
  • Фотография кристалла V60, установленного на корпусе PGA (очень четкая, на китайском языке)
  • Фотография кристалла V60 с упаковкой PGA , снятым керамическим колпачком (на китайском языке)
  • Фотография V60 в упаковке PGA с керамическим защитным колпачком; стеклянный защитный экран
  • Блог: Комплект PS98-145-HMW: "PC-UX/V" с 15 дисками и "V60 Sub board" для слота NEC PC-9801 (на японском)
  • Статья: V70 в упаковке PGA и ракета H-IIA (на английском языке)
  • Фотография платы процессора NEC V60 для Sega Virtua Racing (на английском языке)
  • Сайт: "System 16" - Sega System 32 Hardware (на английском языке)
  • Сайт: "System 16" - Sega Model 1 Hardware (на английском языке)
  • Сайт: "System 16" - Sega System Multi 32 Hardware (на английском языке)
  • Оригинальные документы для V60 (μPD70616) и V70 (μPD70632) доступны здесь.
  • Технические характеристики AFPP (μPD72691) доступны здесь.
  • Веб-сайт семейства Renesas V850
  • Веб-сайт семейства Renesas RH850
Взято с "https://en.wikipedia.org/w/index.php?title=NEC_V60&oldid=1254633913#RX116"