Ян А. Янг
американский инженер-электрик

Ян А. Янг
Рожденный
Мельбурн , Австралия
Национальностьамериканский
Альма-матерКалифорнийский университет в Беркли , Мельбурнский университет , Австралия
ИзвестныйФазовая автоподстройка частоты
НаградыЧлен IEEE 1999; член Intel 1996, старший член Intel 2004
Научная карьера
УчрежденияIntel , Калифорнийский университет в Беркли , Мостэк
ТезисАналоговые рекурсивные фильтры с дискретизацией данных на основе МОП-коммутируемых конденсаторов  (1978)
научный руководительДэвид А. Ходжес , Пол Р. Грей, Дональд Педерсон (постдок)

Ян А. Янг — инженер Intel . [1] Янг является соавтором 50 научных работ [2] и имеет 71 патент [3] в области схем с переключаемыми конденсаторами , DRAM , SRAM , BiCMOS , тактирования x86 , фотоники и спинтроники .

Биография

Родился в Мельбурне, Австралия, Янг получил степени бакалавра и магистра в области электротехники в Университете Мельбурна , Австралия. Он получил докторскую степень в области электротехники в Калифорнийском университете в Беркли в 1978 году, где он занимался исследованиями фильтров на основе МОП-транзисторов с переключаемыми конденсаторами. [4]

Техническая карьера

Начало карьеры, аналоговые МОП-интегральные схемы и фильтры на переключаемых конденсаторах

Янг получил докторскую степень в Калифорнийском университете в Беркли в 1978 году, работая с Дэвидом А. Ходжесом над разработкой схем коммутируемых МОП-конденсаторов. [4] [5]

Intel BiCMOS для логики и SRAM

Янг начал работать в Intel в 1983 году с разработки схем для 1 Мб DRAM в 1 мкм КМОП в 1985 году [6] и первой 64 К SRAM в 1 мкм КМОП. Это была также первая военная квалифицированная SRAM в рамках программы VHIC. [7] В узле 600 нанометров Intel приняла BiCMOS для логики, требующей разработки BiCMOS SRAM для кэша и нового семейства стандартных логических схем. Семейство логики BiCMOS использовало npn-устройства в подтягивающем пути затвора BiCMOS, чтобы сформировать маломощное семейство логики CMOS с высокой емкостной способностью привода. Технология BiCMOS от Intel была реализована с помощью инновационного тройного диффузного npn-транзистора. Это привело к высокопроизводительному недорогому процессу из-за минимального количества дополнительных этапов процесса. Напротив, другие компании использовали BiCMOS для реализации эмиттерно-связанной логики для микропроцессоров, которые потребляли гораздо больше энергии. Схемы BiCMOS были разработаны для семейства процессоров Pentium и его последующих поколений: Pentium Pro , Pentium II .

Эра Pentium и масштабирование тактовой частоты

Янг разработал схему тактирования на основе фазовой автоподстройки частоты (ФАПЧ) в микропроцессоре, работая над проектом процессора Intel 80486 с частотой 50 МГц . Впоследствии он разработал основные блоки схемы тактирования ФАПЧ, используемые в каждом поколении микропроцессоров Intel вплоть до 0,13 мкм 3,2 ГГц Pentium 4. Успешное внедрение тактирования на уровне ГГц способствовало повышению вычислительной мощности.

Архитектура 486DX2, показывающая встроенные ФАПЧ и тактовый генератор
Масштабирование тактовой частоты процессора Intel

Интеграция встроенной ФАПЧ позволила тактовым частотам превзойти внечиповую скорость ввода-вывода в DX2. Это привело к интеграции встроенного кэша, проложив путь для первого микропроцессора с 1 миллионом транзисторов.

Масштабирование тактовой частоты , начатое Intel и AMD, закончилось, когда тепловая мощность, рассеиваемая процессорами, достигла 100 Вт/см^2. К концу гонки за тактовой частотой тактовая частота увеличилась более чем в 50 раз. Впоследствии Intel перешла к многоядерной эре с модифицированной архитектурой Intel Core и сопутствующими улучшениями в размерах кэша, чтобы воспользоваться продолжающимся успехом закона Мура .

Помимо вычислений КМОП

Он является основателем и главным редактором журнала IEEE Journal of Exploratory Solid State Computational Devices .

Награды и почести

  • 1992–2005: член технического программного комитета Международной конференции по твердотельным схемам (ISSCC)
  • 1994: Декабрь, приглашенный редактор журнала IEEE Journal of Solid-State Circuits ( JSSCC ) [8]
  • 1996: Член Intel (высшая техническая должность в Intel до 2002 года) [9]
  • 1996: Апрель, приглашенный редактор JSSCC [8]
  • 1997: Апрель, приглашенный редактор JSSCC [8]
  • 1999: Член IEEE [10]
  • 1991–1996: программный комитет симпозиума по схемам СБИС [8]
  • 1995–1996: Председатель технического программного комитета симпозиума по схемам СБИС
  • 1997–1998: председатель симпозиума по схемам СБИС [8]
  • 1997–2003: Председатель цифрового подкомитета Международной конференции по твердотельным схемам (ISSCC)
  • 2004: Старший научный сотрудник Intel (высшая техническая должность в Intel с 2002 года) [9]
  • 2005: Председатель технического программного комитета ISSCC 2005 года
  • 2006–2011: член административного комитета Общества твердотельных схем IEEE
  • 2008–2010: Общество твердотельных схем IEEE, почетный лектор
  • 2009: Премия Джека Рэпера Международной конференции по твердотельным схемам за выдающиеся направления в области технологий [11]
  • 2012: Пленарный докладчик на конференции IEEE Device Research Conference
  • 2013: Приглашенный редактор журнала IEEE Journal of Selected Topics in Quantum Electronics ( JSTQE )
  • 2014: Главный редактор журнала IEEE Journal on Exploratory Solid-State Computational Devices and Circuits

Избранные произведения

  • Young, IA; Greason, JK; Wong, KL. «Генератор тактовой частоты с ФАПЧ и диапазоном синхронизации от 5 до 110 МГц для микропроцессоров», Solid-State Circuits, IEEE Journal of, т. 27, № 11, стр. 1599–1607, ноябрь 1992 г. [12]
  • Янг, Иэн А., Монте Ф. Мар и Бхарат Бхушан. "0,35 мкм КМОП 3–880 МГц PLL N/2 тактовый умножитель и распределительная сеть с низким джиттером для микропроцессоров". Конференция по твердотельным схемам, 1997. Сборник технических докладов. 43-я ISSCC, 1997 IEEE International. IEEE, 1997. [13]
  • Янг, IA; Ходжес, DA «МОП-коммутируемые конденсаторные аналоговые рекурсивные фильтры с прямой выборкой данных», Журнал IEEE по твердотельным схемам , т. 14, № 6, стр. 1020–1033, декабрь 1979 г. [14]
  • Янг, Ян. История непрерывно инновационной аналоговой интегральной схемы. [15]
  • Янг, Ян А. и др. «Оптическая технология ввода-вывода для терамасштабных вычислений». Твердотельные схемы, IEEE Journal of 45.1 (2010): 235–248. [16]
  • Мутали, Х.С.; Томас, Т.П.; Янг, И.А. «Приемопередатчик SONET CMOS 10 Гбит/с», Твердотельные схемы, Журнал IEEE, т.39, №7, стр. 1026–1033, июль 2004 г. [17]
  • Манипатруни, С.; Липсон, М.; Янг, И. «Вопросы масштабирования устройств для глобальных межсоединений нанофотонной КМОП-схемы», Журнал IEEE по избранным темам квантовой электроники , т. PP, № 99, стр. 1. [18]
  • Д.Е. Никонов, И.А. Янг, Обзор устройств, не относящихся к КМОП, и единая методология их сравнительного анализа IEDM 2012 [19]
  • Avci, UE; Rios, R.; Kuhn, K.; Young, IA «Сравнение производительности, энергии переключения и вариаций процесса для TFET и MOSFET в логике», VLSI Technology (VLSIT), Симпозиум 2011 г., т., №, стр. 124,125, 14–16 июня 2011 г. [20]
  • Манипатруни, С.; Никонов, Д.Е.; Янг, Ян. «Материальные цели для масштабирования логики All-Spin», Phys. Rev. Applied 5, 014002. [21]

Избранные патенты

  • 5,412,349, PLL-генератор тактовой частоты, интегрированный с микропроцессором, 5 февраля 1995 г.
  • 5,446,867, Микропроцессорная схема тактовой частоты ФАПЧ с выбираемой задержанной обратной связью, 29 августа 1995 г.
  • 5,280,605, Ограничитель тактовой частоты микропроцессора, 18 января 1994 г.
  • 6,081,141, Иерархические домены тактовых частот для полупроводникового прибора, 27 июня 2000 г.
  • 6,512,861, Метод упаковки и сборки для оптической связи, 28 января 2003 г.
  • 6,636,976, Механизм управления di/dt для микропроцессора, 21 октября 2003 г.
  • 6,075,908 Паничча, Марио Дж., Валлури Р.М. Рао и Ян А. Янг. «Метод и устройство для оптической модуляции света через заднюю сторону кристалла интегральной схемы». 13 июня 2000 г.
  • 7,049,704 Чакраворти, К.К., Свон, Дж., Барнетт, Б.К., Ахадиан, Дж.Ф., Томас, Т.П., и Янг, И. (2006). Патент США №.
  • 6,125,217 Паничча, М.Дж., Янг, И.А., Томас, Т.П., и Рао, В.Р. (2000)

Ссылки

  1. ^ "Веб-сайт руководства Intel". Newsroom.intel.com . Получено 27 февраля 2013 г.
  2. ^ "Список рецензируемых статей". Google Scholar. 15 февраля 2005 г. Получено 27 февраля 2013 г.
  3. ^ "Список патентов" . Получено 27 февраля 2013 г.
  4. ^ ab Young, IA МОП-фильтры с аналоговой выборкой данных и рекурсивными фильтрами на переключаемых конденсаторах (диссертация). Калифорнийский университет, Беркли. стр. 27. Bibcode : 1978PhDT........27Y.
  5. ^ Young, IA; Hodges, DA (декабрь 1979). "MOS switch-capacitor analog sampled-data direct-form recursive filters". IEEE Journal of Solid-State Circuits . 14 (6): 1020–1033. Bibcode : 1979IJSSC..14.1020Y. doi : 10.1109/JSSC.1979.1051311. S2CID  39918017.
  6. ^ Вебб, К.; Крик, Р.; Холт, В.; Кинг, Г.; Янг, И. (1986). "65 нс КМОП 1 Мб DRAM". Международная конференция IEEE по твердотельным схемам 1986 года. Сборник технических документов . С. 262–263. doi :10.1109/ISSCC.1986.1156984. S2CID  60833533.
  7. ^ "первая военная сертифицированная сверхскоростная ИС, стр. 76". Архивировано из оригинала 8 апреля 2013 г. Получено 27 февраля 2013 г.
  8. ^ abcde "IEEE Society News". Журнал IEEE Solid-State Circuits . Том 1, № 1 (Зимнее издание). 2009. doi :10.1109/MSSC.2008.930947.
  9. ^ ab "Intel назначает новых сотрудников". Встроено . Получено 27 февраля 2013 г.
  10. ^ "Fellows: Y". IEEE. Архивировано из оригинала 3 сентября 2012 года . Получено 27 февраля 2013 года .
  11. ^ "About: 2009 Conference Awards". ISSCC. Архивировано из оригинала 11 декабря 2010 года . Получено 27 февраля 2013 года .
  12. ^ Young, IA; Greason, JK; Wong, KL (1992). «Генератор тактовой частоты с ФАПЧ и диапазоном синхронизации от 5 до 110 МГц для микропроцессоров». IEEE Journal of Solid-State Circuits . 27 (11): 1599–1607. Bibcode : 1992IJSSC..27.1599Y. doi : 10.1109/4.165341.
  13. ^ Young, IA; Mar, MF; Bhushan, B. (1997). "0,35 мкм КМОП 3-880 МГц PLL N/2 тактовый умножитель и распределительная сеть с низким джиттером для микропроцессоров". 1997 IEEE Международная конференция по твердотельным схемам. Сборник технических документов . стр. 330–331. doi :10.1109/ISSCC.1997.585406. ISBN 978-0-7803-3721-3. S2CID  41446239.
  14. ^ Young, IA; Hodges, DA (27 сентября 2011 г.). «MOS switch-capacitor analog sampled-data direct-form recursive filters». IEEE Journal of Solid-State Circuits . 14 (6): 1020–1033. doi :10.1109/JSSC.1979.1051311. S2CID  39918017.
  15. ^ "История непрерывно инновационной аналоговой интегральной схемы". Ieee.org . Получено 27 февраля 2013 г.[ мертвая ссылка ]
  16. ^ Young, Ian A.; Mohammed, Edris; Liao, Jason TS; Kern, Alexandra M.; Palermo, Samuel; Block, Bruce A.; Reshotko, Miriam R.; Chang, Peter LD (27 сентября 2011 г.). «Оптическая технология ввода-вывода для вычислений в масштабе терабайт». IEEE Journal of Solid-State Circuits . 45 : 235–248. doi :10.1109/JSSC.2009.2034444.
  17. ^ Muthali, HS; Thomas, TP; Young, IA (27 сентября 2011 г.). «Приемопередатчик SONET CMOS 10-gb/S». IEEE Journal of Solid-State Circuits . 39 (7): 1026–1033. CiteSeerX 10.1.1.136.2741 . doi :10.1109/JSSC.2004.829935. S2CID  13558998. 
  18. ^ Manipatruni, S.; Lipson, M.; Young, IA (27 сентября 2011 г.). «Вопросы масштабирования устройств для глобальных межсоединений нанофотонного КМОП». IEEE Journal of Selected Topics in Quantum Electronics . 19 (2): 8200109. arXiv : 1207.6819 . doi : 10.1109/JSTQE.2013.2239262. S2CID  6589733.
  19. ^ Никонов; Янг (1 февраля 2013 г.). «Обзор устройств, выходящих за рамки КМОП, и единая методология их сравнительного анализа». arXiv : 1302.0244 [cond-mat.mes-hall].
  20. ^ Сравнение производительности, энергии переключения и вариаций процесса для TFET и MOSFET в логике (Отчет). 1996 IEEE Международный симпозиум по схемам и системам (ISCAS). Июнь 2011. С. 124–125. doi :10.1109/ISCAS.1996.598467. S2CID  62083760.
  21. ^ ["http://journals.aps.org/papplied/abstract/10.1103/PhysRevApplied.5.014002]


Взято с "https://en.wikipedia.org/w/index.php?title=Ian_A._Young&oldid=1237727298"