Структурированная платформа ASIC

Эта статья включает список общих ссылок , но в ней отсутствуют соответствующие встроенные цитаты . Пожалуйста, помогите улучшить эту статью, введя более точные цитаты. ( Июль 2013 ) ( Узнайте, как и когда удалять это сообщение )

Эта статья включает список ссылок , связанных с ней материалов или внешних ссылок , но ее источники остаются неясными, поскольку в ней отсутствуют встроенные цитаты . Пожалуйста, помогите улучшить эту статью, введя более точные цитаты. ( Июль 2013 г. ) ( Узнайте, как и когда удалять это сообщение )

Structured ASIC — это промежуточная технология между ASIC и FPGA , предлагающая высокую производительность, характерную для ASIC, и низкую стоимость NRE , характерную для FPGA. Использование Structured ASIC позволяет быстро выводить продукты на рынок, иметь более низкую стоимость и легко проектировать их.

В ПЛИС межсоединения и логические блоки программируются после изготовления , что обеспечивает высокую гибкость конструкции и простоту отладки при создании прототипов. Однако возможности ПЛИС по реализации больших схем ограничены как по размеру, так и по скорости из-за сложности программируемой маршрутизации и значительного пространства, занимаемого программными элементами, например, SRAM , MUX . С другой стороны, поток проектирования ASIC является дорогостоящим. Каждому другому проекту требуется совершенно другой набор масок. Структурированная ASIC является решением между этими двумя. Она имеет в основном ту же структуру, что и ПЛИС, но программируется по маске, а не программируется в полевых условиях, путем настройки одного или нескольких слоев переходных отверстий между металлическими слоями. Каждый бит конфигурации SRAM может быть заменен выбором размещения или отсутствия переходного отверстия между металлическими контактами.

Ряд коммерческих поставщиков представили структурированные продукты ASIC. Они имеют широкий диапазон конфигурируемости, от одного слоя переходов до 6 металлических и 6 слоев переходов. Hardcopy-II от Altera , Nextreme от eASIC являются примерами коммерческих структурированных ASIC.

• Вентильная матрица
• Altera Corp - " Структурированные ASIC HardCopy II "
• eASIC Corp - " Nextreme Structured ASIC "

• Чун Хок Хо и др. - « Плавающая точка ПЛИС: архитектура и моделирование »
• Чун Хок Хо и др. - " ГИБРИДНАЯ ПЛИС, ЗАВИСИМАЯ ОТ ДОМЕНА: АРХИТЕКТУРА И ПРИЛОЖЕНИЯ С ПЛАВАЮЩЕЙ ТОЧКОЙ "
• Стив Уилтон и др. - « Синтезируемая встраиваемая ПЛИС-матрица, ориентированная на тракт передачи данных »
• Стив Уилтон и др. - « Синтезируемая встраиваемая матрица FPGA, ориентированная на тракт передачи данных, для приложений отладки на основе кремния »
• Энди Йе и Джонатан Роуз - « Использование шинных соединений для повышения плотности программируемых вентильных матриц для реализации схем передачи данных »
• Ян Куон, Аарон Эгир и Джонатан Роуз — « Проектирование, компоновка и проверка ПЛИС с использованием автоматизированных инструментов »
• Ян Куон, Рассел Тессье и Джонатан Роуз - « Архитектура ПЛИС: обзор и проблемы »
• Ян Куон и Джонатан Роуз - « Измерение разрыва между ПЛИС и ASIC »
• Стефан Бадель и Элизабет Дж. Брауэр — « Реализация структурированной ASIC-матрицы с использованием программируемых дифференциальных ячеек MCML »
• Кануприя Гулати, Нихил Джаякумар и Сунил П. Кхатри — « Подход к проектированию структурированной специализированной ИС с использованием логики проходных транзисторов »
• Хи Конг Фун, Мэтью Яп и Чуан Кхье Чай — « Высокосовместимая архитектура для оптимальной миграции с ПЛИС на структурированные ASIC »
• Яджун Ран и Малгожата Марек-Садовска — « Проектирование логических блоков с возможностью конфигурирования для обычной структуры »
• Р. Рид Тейлор и Герман Шрнит - " Создание энергосберегающей структурированной ASIC "
• Дженнифер Л. Вонг, Фариназ Куршанфар и Миодраг Потконяк — « Гибкая ASIC: общая маскировка для нескольких медиапроцессоров »

Внешние ссылки: eda.ee.ucla.edu/EE201A-04Spring/ASICslides.ppt