СерДес

Эта статья включает список ссылок , связанных материалов или внешних ссылок , но ее источники остаются неясными, поскольку в ней отсутствуют встроенные цитаты . Пожалуйста, помогите улучшить эту статью, введя более точные цитаты. ( Март 2024 ) ( Узнайте, как и когда удалять это сообщение )

Сериализатор /десериализатор ( SerDes ) — это пара функциональных блоков, обычно используемых в высокоскоростных коммуникациях для компенсации ограниченного ввода/вывода. Эти блоки преобразуют данные между последовательными данными и параллельными интерфейсами в каждом направлении. Термин «SerDes» в общем смысле относится к интерфейсам, используемым в различных технологиях и приложениях. Основное применение SerDes — обеспечение передачи данных по одной линии или дифференциальной паре для минимизации количества контактов ввода/вывода и межсоединений.

Базовая функция SerDes состоит из двух функциональных блоков: блока Parallel In Serial Out (PISO) (он же Parallel-to-Serial converter) и блока Serial In Parallel Out (SIPO) (он же Serial-to-Parallel converter). Существует 4 различных архитектуры SerDes: (1) Parallel clock SerDes, (2) Embedded clock SerDes, (3) 8b/10b SerDes, (4) Bit interleaved SerDes.

Блок PISO (Parallel Input, Serial Output) обычно имеет параллельный тактовый вход, набор линий ввода данных и защелки входных данных. Он может использовать внутреннюю или внешнюю фазовую автоподстройку частоты (PLL) для умножения входящих параллельных тактовых импульсов до последовательной частоты. Простейшая форма PISO имеет один сдвиговый регистр , который получает параллельные данные один раз за параллельный тактовый импульс и сдвигает их на более высокой частоте последовательных тактовых импульсов. Реализации также могут использовать двойной буферный регистр, чтобы избежать метастабильности при передаче данных между доменами тактовых импульсов.

Блок SIPO (последовательный вход, параллельный выход) обычно имеет выход тактового сигнала приема, набор линий вывода данных и защелки выходных данных. Тактовый сигнал приема может быть восстановлен из данных с помощью метода восстановления последовательного тактового сигнала . Однако SerDes, которые не передают тактовый сигнал, используют опорный тактовый сигнал для блокировки PLL на правильной частоте Tx, избегая низких гармонических частот, присутствующих в потоке данных . Затем блок SIPO делит входящий тактовый сигнал до параллельной скорости. Реализации обычно имеют два регистра, соединенных как двойной буфер. Один регистр используется для тактирования последовательного потока, а другой используется для хранения данных для более медленной, параллельной стороны.

Некоторые типы SerDes включают блоки кодирования/декодирования. Целью этого кодирования/декодирования обычно является наложение по крайней мере статистических ограничений на скорость передачи сигнала, чтобы обеспечить более легкое восстановление тактовой частоты в приемнике, обеспечить кадрирование и обеспечить баланс постоянного тока .

Параллельный тактовый сигнал SerDes обычно используется для сериализации параллельного ввода шины вместе с адресом данных и управляющими сигналами. Сериализованный поток отправляется вместе с опорным тактовым сигналом. Допустимое отклонение тактового сигнала в сериализаторе составляет 5–10 пс среднеквадратичное значение. ^{[ необходимо разъяснение ]}

Встроенный тактовый SerDes сериализует данные и тактовый сигнал в один поток. Сначала передается один цикл тактового сигнала, за которым следует поток битов данных; это создает периодический нарастающий фронт в начале потока битов данных. Поскольку тактовый сигнал явно встроен и может быть восстановлен из потока битов, толерантность к джиттеру тактового сигнала сериализатора (передатчика) снижается до 80–120 пс среднеквадратичного значения, в то время как расхождение опорного тактового сигнала в десериализаторе может составлять ±50 000 ppm (т. е. 5%).

8b/10b SerDes отображает каждый байт данных в 10-битный код перед сериализацией данных. Десериализатор использует опорные часы для мониторинга восстановленных часов из потока битов. Поскольку информация о часах синтезируется в поток битов данных, а не встраивается явно, то допуск дрожания часов сериализатора (передатчика) составляет 5–10 пс среднеквадратичного значения, а несоответствие опорных часов в десериализаторе составляет ±100 ppm.

Распространенной схемой кодирования, используемой с SerDes, является кодирование 8b/10b . Это поддерживает баланс постоянного тока, обеспечивает кадрирование и гарантирует частые переходы, позволяя приемнику извлекать встроенные часы. Управляющие коды позволяют кадрирование, как правило, в начале пакета. Типичные параллельные интерфейсы SerDes 8b/10b имеют одну линию часов, одну линию управления и 8 линий данных.

Такие блоки сериализатора плюс кодер 8b/10b и десериализатора плюс декодер определены в спецификации Gigabit Ethernet .

Другая распространенная схема кодирования, используемая с SerDes, — это кодирование 64b/66b . Эта схема статистически обеспечивает баланс постоянного тока и переходы с помощью скремблера. Кадрирование осуществляется посредством детерминированных переходов добавленных битов кадрирования.

Такие блоки сериализатора-плюс-64b/66b кодера и десериализатора-плюс-декодера определены в спецификации 10 Gigabit Ethernet . Передающая сторона включает в себя 64b/66b кодер, скремблер и редуктор, который преобразует сигнал 66b в 16-битный интерфейс. Другой сериализатор затем преобразует этот 16-битный интерфейс в полностью последовательный сигнал.

Побитовое чередование SerDes мультиплексирует несколько более медленных последовательных потоков данных в более быстрые последовательные потоки, а приемник демультиплексирует быстрые потоки битов обратно в более медленные потоки.

Optical Internetworking Forum (OIF) опубликовал соглашения о совместимости Common Electrical I/O (CEI), которые определили шесть поколений электрического интерфейса SerDes на скоростях 3,125, 6, 10, 28, 56 и 112 Гбит/с. OIF объявил о новых проектах на скорости 224 Гбит/с. OIF также опубликовал три более ранних поколения электрических интерфейсов. Эти соглашения были приняты или адаптированы или повлияли на высокоскоростные электрические интерфейсы, определенные IEEE 802.3 , Infiniband , RapidIO , Fibre Channel и многими другими.

• Сдвиговый регистр — используется для создания SerDes
• Подуровень физического кодирования
• Список распространенных протоколов 8b/10b , использующих SerDes с кодировкой 8b/10b
• Интерфейс SerDes Framer
• Мультигигабитный трансивер

• Архитектура SerDes от Дэйва Льюиса, National Semiconductor Corporation
• Спецификация Ethernet, включая SerDes в сочетании с кодированием/декодированием 8B/10B для GE и кодированием/декодированием 64B/66B для 10GE

• Отчеты приложений TI SerDes
• Общий электрический интерфейс OIF (CEI) 3.1