Аналоговая проверка
Эта статья нуждается в дополнительных цитатах для проверки . ( февраль 2022 г. ) |
Аналоговая верификация — это методология выполнения функциональной верификации аналоговых , смешанных и радиочастотных интегральных схем и систем на кристалле . [1] Обсуждение аналоговой верификации началось в 2005 году, когда стало понятно, что аналоговая часть больших смешанных микросхем стала настолько сложной, что значительное и постоянно растущее число этих микросхем проектировалось с функциональными ошибками в аналоговой части, которые мешали им работать правильно.
Технические подробности
Аналоговая проверка основана на идее, что симуляция на уровне транзистора всегда будет слишком медленной для обеспечения адекватной функциональной проверки. Вместо этого необходимо построить простые и эффективные модели блоков, составляющих аналоговую часть проекта, и использовать их для проверки проекта. Эти модели обычно пишутся на Verilog или Verilog-AMS , но также могут быть написаны на VHDL или VHDL-AMS . Однако простого использования простой функциональной модели недостаточно. Также необходимо построить комплексный самопроверяемый испытательный стенд, который тщательно проверяет проект и сравнивает его реакцию с ранее написанной спецификацией для проекта. Кроме того, этот испытательный стенд должен применяться поочередно как к модели, так и к проекту. В этом случае проект представлен схемой на уровне транзистора. Если и модель, и проект проходят все тесты, и если испытательный стенд является комплексным, то это подтверждает, что модель соответствует проекту, а проект соответствует спецификации.
Применение комплексного испытательного стенда ко всему аналоговому функциональному блоку, такому как аудиокодек , ИС управления питанием , блок управления питанием , serdes или радиочастотный приемопередатчик, представленному на уровне транзистора, нецелесообразно. Поэтому вместо этого проверка выполняется иерархически. Сначала строятся простые модели и испытательные стенды для отдельных блоков. Испытательные стенды на уровне блоков используются для подтверждения того, что модели соответствуют реализации блоков и что реализация соответствует спецификации на уровне блоков. Затем испытательные стенды строятся для всего аналогового функционального блока и применяются к схеме верхнего уровня этого блока с блоками, представленными с их теперь проверенными моделями. Для дальнейшего улучшения тестов можно выполнить моделирование смешанного уровня, где испытательный стенд для функционального блока применяется с одним или двумя блоками на уровне транзистора, а все остальные — на уровне модели.
Ссылки
- ^ Генри Чанг и Кен Кундерт. Проверка сложных аналоговых и радиочастотных ИС-проектов Архивировано 10 июля 2020 г. на Wayback Machine . Труды IEEE , февраль 2007 г.
Внешние ссылки
- Проверка сложных аналоговых и радиочастотных схем. Архивировано 10 июля 2020 г. на Wayback Machine.
