Проводное логическое соединение — это логический вентиль , реализующий булеву алгебру (логику) с использованием только пассивных компонентов, таких как диоды и резисторы . Проводное логическое соединение может создавать вентиль И или ИЛИ . Ограничения включают невозможность создания вентиля НЕ , отсутствие усиления для обеспечения восстановления уровня и его постоянный омический нагрев для большинства логических схем (особенно больше, чем КМОП ), что косвенно ограничивает плотность компонентов и скорость.
Проводная логика работает, используя высокое сопротивление выходов с открытым коллектором (и его разновидностей: с открытым эмиттером, открытым стоком или открытым источником) путем простого добавления подтягивающего или понижающего резистора к источнику напряжения , или может применяться к двухтактным выходам с использованием диодной логики (с недостатком, заключающимся в потере напряжения из-за падения напряжения на диоде ).
См. также: Диодная логика § Логический вентиль И с активным высоким уровнем
Проводное соединение AND является формой вентиля AND . При использовании открытого коллектора или подобных выходов (которые можно определить по символу ⎐ на схемах), проводное AND требует только подтягивающего резистора на общем выходном проводе. В этом примере 5 В считается ВЫСОКИМ (истина), а 0 В — НИЗКИМ (ложь). Этот вентиль можно легко расширить с помощью большего количества входов.
Когда все входы имеют ВЫСОКИЙ уровень, они все имеют высокий импеданс, и подтягивающий резистор подтягивает выходное напряжение до ВЫСОКОГО уровня, но если какой-либо вход имеет НИЗКИЙ уровень, он подтягивает выходное напряжение до НИЗКОГО уровня: [1]
Входы | Выход | |
---|---|---|
А | Б | А И Б |
ВЫСОКИЙ | НИЗКИЙ | НИЗКИЙ |
НИЗКИЙ | ВЫСОКИЙ | НИЗКИЙ |
НИЗКИЙ | НИЗКИЙ | НИЗКИЙ |
ВЫСОКИЙ | ВЫСОКИЙ | ВЫСОКИЙ |
При управлении нагрузкой выход HIGH уменьшается за счет падения напряжения на подтягивающем резисторе , хотя выход LOW составляет почти 0 В. Но если используется диодная логика , для каждого входа требуется диод, а выходное напряжение LOW будет дополнительно повышено за счет прямого напряжения диода . Следует позаботиться о том, чтобы выход все еще находился в допустимых пределах напряжения .
См. также: Диодная логика § Логический вентиль ИЛИ с активным высоким уровнем
Проводное соединение ИЛИ электрически выполняет булеву логическую операцию вентиля ИЛИ, используя открытый эмиттер или аналогичные входы (которые можно определить по символу ⎏ на схемах), подключенные к общему выходу с резистором pull-down. Этот вентиль также можно легко расширить с помощью большего количества входов.
Когда все входы имеют НИЗКИЙ уровень, они все имеют высокий импеданс, и подтягивающий резистор подтягивает выходное напряжение к НИЗКОМУ уровню, но если хотя бы один из входов имеет ВЫСОКИЙ уровень, он подтягивает выходное напряжение к ВЫСОКОМУ уровню:
Входы | Выход | |
---|---|---|
А | Б | А ИЛИ Б |
НИЗКИЙ | НИЗКИЙ | НИЗКИЙ |
НИЗКИЙ | ВЫСОКИЙ | ВЫСОКИЙ |
ВЫСОКИЙ | НИЗКИЙ | ВЫСОКИЙ |
ВЫСОКИЙ | ВЫСОКИЙ | ВЫСОКИЙ |
При управлении нагрузкой выход LOW повышается за счет падения напряжения pull-down, хотя выход HIGH почти равен напряжению питания (5 В). Но если используется диодная логика , то для каждого входа требуется диод, а выходное напряжение HIGH будет дополнительно понижено прямым напряжением диода .
Логику «И» с активным высоким уровнем можно рассматривать как логику «ИЛИ» с активным низким уровнем (а логику «ИЛИ» с активным высоким уровнем можно рассматривать как логику «И» с активным низким уровнем), используя логику «А» с активным низким уровнем (или отрицательную логику) и применяя законы Де Моргана .
Диодная логика использует диод для каждого входа в дополнение к общему подтягивающему резистору (для проводного И) или подтягивающему резистору (для проводного ИЛИ). Однако каждый этап диодной логики снижает уровни выходного напряжения. Поэтому без усиления выходное напряжение может быть несовместимо с первичным семейством логики.