Пакет масштабирования чипа

Корпус интегральной схемы, который не больше или чуть больше кристалла, который он содержит

Корпус масштаба кристалла или корпус масштаба кристалла ( CSP ) — это тип корпуса интегральной схемы . ^[1]

Первоначально CSP было аббревиатурой для упаковки размера чипа. Поскольку только несколько корпусов имеют размер чипа, значение аббревиатуры было адаптировано к упаковке масштаба чипа . Согласно стандарту IPC J-STD-012, Реализация технологии Flip Chip и Chip Scale , для того, чтобы считаться корпусом масштаба чипа, корпус должен иметь площадь не более 1,2 площади кристалла и должен быть корпусом с одним кристаллом, предназначенным для прямого поверхностного монтажа. Другим критерием, который часто применяется для квалификации этих корпусов как CSP, является то, что их шаг шариков должен быть не более 1 мм.

Впервые эта концепция была предложена Дзюнъити Касаи из Fujitsu и Геном Мураками из Hitachi Cable в 1993 году. Однако первая демонстрация концепции была представлена Mitsubishi Electric . ^[2]

Кристалл может быть установлен на интерпозере, на котором формируются площадки или шарики, как в случае с корпусом BGA ( flip chip ball grid array ), или площадки могут быть вытравлены или напечатаны непосредственно на кремниевой пластине , в результате чего получается корпус, очень близкий по размеру к кремниевому кристаллу: такой корпус называется корпусом уровня пластины (WLP) или корпусом масштаба кристалла уровня пластины (WL-CSP). WL-CSP разрабатывался с 1990-х годов, и несколько компаний начали его массовое производство в начале 2000 года, например, Advanced Semiconductor Engineering (ASE). ^[3]^[4]

Типы

Пакеты чип-масштабов можно разделить на следующие группы:

Индивидуализированный CSP на основе выводной рамки (LFCSP)
Гибкий субстрат на основе CSP
CSP с перевернутым кристаллом (FCCSP)
CSP на основе жесткой подложки
Перераспределение CSP на уровне пластины (WL-CSP)

Ссылки

^ «Понимание технологий корпусов Flip-Chip и Chip-Scale и их применение». Application Note 4002. Maxim Integrated Products (теперь Analog Devices). 18 апреля 2007 г. Получено 13 февраля 2023 г.
^ Puttlitz, Karl J.; Totta, Paul A. (6 декабря 2012 г.). Area Array Interconnection Handbook . Springer Science+Business Media . стр. 702. ISBN 978-1-4615-1389-6.
↑ Прайор, Брэндон (22 января 2001 г.). «Wafer Scale Emerging». EDN . Получено 31 марта 2016 г. .
^ "ASE Ramps Wafer Level CSP Production". EDN . 12 октября 2001 г. Получено 31 марта 2016 г.

Внешние ссылки

Определение JEDEC
Руководство по упаковке электроники в странах Северной Европы, Глава D: Упаковка чипов в масштабе

[1] «Понимание технологий корпусов Flip-Chip и Chip-Scale и их применение». Application Note 4002. Maxim Integrated Products (теперь Analog Devices). 18 апреля 2007 г. Получено 13 февраля 2023 г.

[2] Puttlitz, Karl J.; Totta, Paul A. (6 декабря 2012 г.). Area Array Interconnection Handbook . Springer Science+Business Media . стр. 702. ISBN 978-1-4615-1389-6.

[3] Прайор, Брэндон (22 января 2001 г.). «Wafer Scale Emerging». EDN . Получено 31 марта 2016 г. .

[4] "ASE Ramps Wafer Level CSP Production". EDN . 12 октября 2001 г. Получено 31 марта 2016 г.