УльтраSPARC III

УльтраSPARC III

Sun UltraSPARC III
Общая информация
Разработано	Sun Microsystems
Производительность
Макс. тактовая частота ЦП	600 МГц - 900 МГц
Архитектура и классификация
Набор инструкций	СПАРК V9
Физические характеристики
Ядра	1
История
Предшественник	УльтраSPARC II
Преемник	УльтраSPARC IV

UltraSPARC III , кодовое название «Cheetah», — это микропроцессор, реализующий архитектуру набора инструкций SPARC V9 (ISA), разработанную Sun Microsystems и произведенную Texas Instruments . Он был представлен в 2001 году и работает на частоте от 600 до 900 МГц. Его сменил UltraSPARC IV в 2004 году. Гэри Лаутербах был главным архитектором.

Когда на Форуме микропроцессоров 1997 года была представлена ​​вероятная дата появления UltraSPARC III — 1999 год, и он должен был конкурировать с Alpha 21264 от Digital Equipment Corporation и Itanium (Merced) от Intel. Но этого не произошло, поскольку выпуск был отложен до 2001 года. Несмотря на опоздание, он был удостоен награды Analysts' Choice Award за лучший процессор для серверов/рабочих станций 2001 года от Microprocessor Report за свои многопроцессорные функции.

UltraSPARC III — это суперскалярный микропроцессор с последовательным выполнением . UltraSPARC III был разработан для многопроцессорной обработки с общей памятью и имеет несколько функций, которые помогают достичь этой цели: интегрированный контроллер памяти и выделенная многопроцессорная шина.

Он извлекает до четырех инструкций за цикл из кэша инструкций. Декодированные инструкции отправляются в блок диспетчеризации по шесть за раз. Блок диспетчеризации выдает инструкции соответствующим исполнительным блокам в зависимости от операнда и доступности ресурсов. Ресурсы выполнения состояли из двух арифметико-логических блоков (АЛУ), блока загрузки и хранения и двух блоков с плавающей точкой. Один из АЛУ может выполнять только простые целочисленные инструкции и загрузки. Два блока с плавающей точкой также не равны. Один может выполнять только простые инструкции, такие как сложения, в то время как другой выполняет умножения, деления и квадратные корни.

UltraSPARC III имеет разделенные первичные кэши инструкций и данных. Кэш инструкций имеет емкость 32 КБ. Кэш данных имеет емкость 64 КБ и является четырехканальным наборно-ассоциативным с 32-байтовой строкой кэша. Внешний кэш L2 имеет максимальную емкость 8 МБ. Доступ к нему осуществляется через выделенную 256-битную шину, работающую на частоте до 200 МГц для пиковой пропускной способности 6,4 ГБ/с. Кэш построен на основе синхронной статической памяти с произвольным доступом, тактируемой на частотах до 200 МГц. Теги кэша L2 расположены на кристалле, что позволяет тактировать его на тактовой частоте микропроцессора. Это увеличивает пропускную способность для доступа к тегам кэша, позволяя UltraSPARC легко масштабироваться до более высоких тактовых частот. Часть увеличенной пропускной способности к тегам кэша используется трафиком когерентности кэша, который необходим в многопроцессорных системах, для использования в которых предназначен UltraSPARC III. Поскольку максимальная емкость кэша L2 составляет 8 МБ, размер тегов кэша L2 составляет 90 КБ.

Внешний интерфейс состоит из 128-битной шины данных и 43-битной адресной шины, работающей на частоте 150 МГц. Шина данных используется не для доступа к памяти, а к памяти других микропроцессоров и общих устройств ввода-вывода.

UltraSPARC имеет встроенный контроллер памяти и реализует выделенную 128-битную шину, работающую на частоте 150 МГц, для доступа к 4 ГБ «локальной» памяти. Встроенный контроллер памяти используется для уменьшения задержки и, таким образом, повышения производительности, в отличие от некоторых других микропроцессоров UltraSPARC, которые используют эту функцию для снижения стоимости.

UltraSPARC III состоял из 16 миллионов транзисторов, из которых 75% содержались в кэшах и тегах. Первоначально он был изготовлен Texas Instruments по их процессу C07a, комплементарному металл-оксид-полупроводник (CMOS) с размером элемента 0,18 мкм и шестью уровнями алюминиевых межсоединений . В 2001 году он был изготовлен по процессу 0,13 мкм с алюминиевыми межсоединениями . Это позволило ему работать на частоте от 750 до 900 МГц. Кристалл упакован с использованием метода Controlled Collapse Chip Connection и является первым микропроцессором Sun, который сделал это. В отличие от большинства других микропроцессоров, соединенных таким образом, большинство припойных столбиков размещены в периферийном кольце, а не распределены по кристаллу. Он был упакован в корпус LGA с 1368 контактами.

UltraSPARC III Cu , кодовое название "Cheetah+", является дальнейшей разработкой оригинального UltraSPARC III, который работал на более высоких тактовых частотах от 1002 до 1200 МГц. Он имеет размер кристалла 232 мм ² и был изготовлен по 0,13 мкм, 7-слойной медной металлизации , CMOS-процессу Texas Instruments. Он был упакован в керамический корпус LGA с 1368 контактами.

UltraSPARC IIIi, кодовое название "Jalapeño", является производной от UltraSPARC III для рабочих станций и серверов начального уровня (от одного до четырех процессоров), представленных в 2003 году. Он работает на частоте от 1064 до 1593 МГц, имеет кэш L2 на кристалле и интегрированный контроллер памяти, а также способен к четырехканальной многопроцессорной обработке с системной шиной без клея, оптимизированной для этой функции. Он содержит 87,5 миллионов транзисторов и имеет кристалл площадью 178,5 мм ² . Он был изготовлен Texas Instruments по 0,13 мкм, семислойной металлической (медной) КМОП-технологии с диэлектриком low-k.

UltraSPARC IIIi имеет унифицированный кэш L2 объемом 1 МБ, работающий на половине тактовой частоты микропроцессора. Таким образом, он имеет задержку в шесть циклов и пропускную способность в два цикла. Задержка использования нагрузки составляет 15 циклов. Хранилище тегов защищено четностью, а данные — ECC. Для каждой 64-байтовой строки кэша имеется 36 бит ECC, что позволяет исправлять однобитовые ошибки и обнаруживать любые ошибки в пределах четырех бит. Кэш является четырехканальным наборно-ассоциативным, имеет размер строки 64 байта и физически индексирован и помечен. Он использует ячейку SRAM 2,76 мкм ² и состоит из 63 миллионов транзисторов.

Контроллер памяти на кристалле поддерживает от 256 МБ до 16 ГБ 133 МГц DDR-I SDRAM. Доступ к памяти осуществляется через 137-битную шину памяти, из которых 128 бит предназначены для данных и 9 для ECC. Шина памяти имеет пиковую пропускную способность 4,2 ГБ/с. Микропроцессор был разработан для поддержки четырехканальной многопроцессорной обработки. Jbus используется для подключения до четырех микропроцессоров. Это 128-битная мультиплексированная шина адреса и данных, которая работает на половине или одной трети тактовой частоты микропроцессора.

UltraSPARC IIIi+, кодовое название "Serrano", был дальнейшим развитием UltraSPARC IIIi. Его выпуск был запланирован на вторую половину 2005 года, но был отменен в том же году в пользу UltraSPARC IV+ , UltraSPARC T1 и UltraSPARC T2 . О его отмене не было известно до 31 августа 2006 года. Улучшения включали более высокие тактовые частоты в диапазоне 2  ГГц, больший (4  МБ) кэш L2 на кристалле, поддержку DDR-333 SDRAM и новый 90  нм процесс.

На смену семейству процессоров UltraSPARC III пришла серия UltraSPARC IV .

UltraSPARC IV объединил два ядра UltraSPARC III на одном кристалле кремния и предложил повышенные тактовые частоты. Упаковка ЦП была почти идентична, предлагая разницу в один штифт, упрощая производство платы и проектирование системы. Некоторые системы, которые использовали процессоры UltraSPARC III, могли принимать обновления платы ЦП UltraSPARC IV. ^{[ необходима цитата ]}

• Konstadinidis, Georgios K. et al. (2002). «Внедрение 64-битного микропроцессора третьего поколения с частотой 1,1 ГГц». Журнал IEEE по твердотельным схемам , том 37, номер 11.
• Сонг, Питер (27 октября 1997 г.). «UltraSparc-3 нацелен на серверы MP». Отчет о микропроцессорах .
• Вэнс, Эшли (31 августа 2006 г.). «Sun убивает сильно задержанный чип UltraSPARC IIIi+». The Register .
• «Процессор UltraSPARC III Cu»

• Пожарный самолет