Эта статья в значительной степени или полностью основана на одном источнике . ( октябрь 2024 г. ) |
Семейство соглашений о взаимодействии System Packet Interface (SPI) от Optical Internetworking Forum определяет интерфейсы пакетов «чип-чип», канализированные, обычно используемые в синхронных оптических сетях и приложениях Ethernet . Типичное применение такого интерфейса уровня пакетов — между фреймером (для оптической сети) или MAC (для IP-сети) и сетевым процессором. Другое применение этого интерфейса может быть между процессором пакетов ASIC и устройством управления трафиком.
Существует две широкие категории интерфейсов «чип-чип». Первая, представленная PCI-Express и HyperTransport , поддерживает чтение и запись адресов памяти. Вторая широкая категория переносит пользовательские пакеты по 1 или более каналам и представлена семейством интерфейсов IEEE 802.3 Media Independent Interfaces и семейством интерфейсов системных пакетов Optical Internetworking Forum . Из этих двух последних семейство интерфейсов системных пакетов оптимизировано для переноса пользовательских пакетов из многих каналов. Семейство интерфейсов системных пакетов является наиболее важным семейством интерфейсов «чип-чип», ориентированным на пакеты, используемым между устройствами в сетях Packet over SONET и Optical Transport Network , которые являются основными протоколами, используемыми для передачи интернета между городами.
Соглашения следующие:
Эти соглашения выросли из пожертвования OIF компанией PMC-Sierra определений интерфейса POS-PHY PL-3 и PL-4 , которые сами по себе произошли из определений Utopia Форума ATM . Эти ранние определения включали:
Системный пакетный интерфейс или SPI, как его широко называют, представляет собой протокол для передачи пакетов и ячеек между устройствами уровня PHY и LINK в многогигабитных приложениях. Этот протокол был разработан Optical Internetworking Forum (OIF) и быстро становится одним из важнейших стандартов интеграции в истории телекоммуникаций и сетей передачи данных. Устройства, реализующие SPI, обычно имеют линейную скорость 700~800 Мбит/с, а в некоторых случаях до 1 Гбит/с. Последняя версия — SPI 4 Phase 2, также известная как SPI 4.2, обеспечивает пропускную способность до 16 Гбит/с для 16-битного интерфейса.
Протокол Interlaken , близкий вариант SPI-5, заменил на рынке системный пакетный интерфейс.
Интерфейс SPI 4.2 состоит из высокоскоростных тактовых, контрольных и линий данных и низкоскоростных линий состояния буфера FIFO. Высокоскоростная линия данных включает 16-битную шину данных, 1-битную линию управления и тактовые импульсы с двойной скоростью передачи данных (DDR). Тактовые импульсы могут работать на частоте до 500 МГц, поддерживая до 1 GigaTransfer в секунду. Часть состояния буфера FIFO состоит из 2-битного канала состояния и тактовых импульсов. SPI 4.2 поддерживает ширину данных 16 бит и может быть соединением PHY-link, link-link, link-PHY или PHY-PHY. Интерфейс SPI 4.2 поддерживает до 256 адресов портов с независимым управлением потоком для каждого.
Для обеспечения оптимального использования буферов rx/tx в устройствах, подключенных к интерфейсу SPI, размер элемента RBUF/TBUF в этих устройствах должен соответствовать размеру пакета данных SPI-4.2.