CPUID

This article may be too technical for most readers to understand. Please help improve it to make it understandable to non-experts, without removing the technical details. (January 2025) (Learn how and when to remove this message)

В архитектуре x86 инструкция CPUID (идентифицируется кодом CPUID операции ) является дополнительной инструкцией процессора (ее название происходит от CPU Identification), позволяющей программному обеспечению обнаруживать детали процессора. Она была представлена ​​Intel в 1993 году с выпуском процессоров Pentium и SL-enhanced 486. ^[1]

Программа может использовать его для определения типа процессора и реализации CPUIDтаких функций, как MMX / SSE .

До того, как эта инструкция стала общедоступной CPUID, программисты писали сложный машинный код , который использовал незначительные различия в поведении ЦП, чтобы определить марку и модель процессора. ^{[2] [3] [4] [5]} С появлением процессора 80386 EDX при сбросе указывал версию, но это можно было прочитать только после сброса, и не было стандартного способа для приложений считывать это значение.

За пределами семейства x86 разработчикам по-прежнему в основном приходится использовать экзотические процессы (включая синхронизацию инструкций или триггеры сбоев ЦП) для определения имеющихся изменений в конструкции ЦП.

Например, в семействе Motorola 680x0 — в котором никогда не было CPUIDинструкций любого вида — некоторые конкретные инструкции требовали повышенных привилегий. Они могли использоваться для различения различных членов семейства ЦП. В Motorola 68010 инструкция MOVE из SR стала привилегированной. Это заметное изменение инструкции (и конечного автомата) позволило 68010 соответствовать требованиям виртуализации Попека и Голдберга . Поскольку 68000 предлагал непривилегированный MOVE из SR, два разных ЦП можно было различить по срабатыванию состояния ошибки ЦП.

Хотя эта CPUIDинструкция специфична для архитектуры x86, другие архитектуры (например, ARM) часто предоставляют регистры на кристалле, которые можно считывать заданными способами для получения тех же видов информации, которые предоставляет CPUIDинструкция x86.

Код операции CPUID— 0F A2.

На языке ассемблера инструкция CPUIDне принимает параметров, поскольку CPUIDнеявно использует регистр EAX для определения основной категории возвращаемой информации. В более поздней терминологии Intel это называется CPUID leaf. CPUIDследует вызывать с EAX = 0first, так как это сохранит в регистре EAX наивысший параметр вызова EAX (leaf), который реализует CPU.

Для получения информации о расширенных функциях CPUIDследует вызывать с установленным старшим битом EAX. Для определения наивысшего параметра вызова расширенных функций вызовите CPUIDс EAX = 80000000h.

Листья CPUID больше 3, но меньше 80000000 доступны только тогда, когда регистры, специфичные для модели, имеют IA32_MISC_ENABLE.BOOT_NT4 [бит 22] = 0 (что по умолчанию). Как следует из названия, Windows NT 4.0 до SP6 не загружалась должным образом, если этот бит не был установлен, ^[6] но более поздним версиям Windows он не нужен, поэтому базовые листья больше 4 можно считать видимыми в текущих системах Windows. По состоянию на апрель 2024 года ^[update]базовые допустимые листья достигают 23h, но информация, возвращаемая некоторыми листьями, не раскрывается в общедоступной документации, т. е. они «зарезервированы».

Некоторые из недавно добавленных листьев также имеют подлистья, которые выбираются через регистр ECX перед вызовом CPUID.

Это возвращает строку идентификатора производителя ЦП – двенадцатисимвольную строку ASCII, хранящуюся в EBX, EDX, ECX (в таком порядке). Самый высокий базовый параметр вызова (наибольшее значение, которое может быть установлено в EAX перед вызовом CPUID) возвращается в EAX.

Ниже приведен список процессоров и наивысшая реализованная функция.

Ниже приведены известные строки идентификаторов производителей процессоров:

• "AuthenticAMD" – АМД
• "CentaurHauls" – IDT WinChip/ Centaur (включая некоторые процессоры VIA и Zhaoxin)
• "CyrixInstead" – Cyrix /ранние STMicroelectronics и IBM
• "GenuineIntel" – Интел
• "GenuineIotel" – Интел (редко) ^{[7] [8]}
• "TransmetaCPU" – Трансмета
• "GenuineTMx86" – Трансмета
• "Geode by NSC" – Национальный полупроводник
• "NexGenDriven" – НексГен
• "RiseRiseRise" - Рост
• "SiS SiS SiS " – Сис
• "UMC UMC UMC " – УМК
• "Vortex86 SoC" – DM&P Vortex86
• "  Shanghai  " – Чжаосинь
• "HygonGenuine" – Хайгон
• "Genuine  RDC" – RDC Semiconductor Co. Ltd. ^[9]
• "E2K MACHINE" – МЦСТ Эльбрус ^[10]
• "VIA VIA VIA " – ЧЕРЕЗ ^{[ необходима ссылка ]}
• "AMD ISBETTER" – ранние инженерные образцы процессора AMD K5 ^{[11] [12] [ необходим лучший источник ]}

Ниже приведены строки идентификаторов, используемые программными ядрами ЦП с открытым исходным кодом :

• "GenuineAO486" – процессор ao486 (старый) ^{[13] [14]}
• "MiSTer AO486" – Процессор ao486 (новый) ^{[15] [14]}
• "GenuineIntel" – v586 core ^[16] (идентично строке Intel ID)

Ниже приведены известные строки идентификаторов виртуальных машин:

• "MicrosoftXTA" – Microsoft x86-to-ARM ^[17]
• "GenuineIntel" – Apple Розетта 2 ^[18]
• "VirtualApple" – Новые версии Apple Rosetta 2
• "PowerVM Lx86" – PowerVM Lx86 (эмулятор x86 для процессоров IBM POWER5 / POWER6 ) ^[19]
• "Neko Project" – Neko Project II ( эмулятор PC-98 ) (используется, когда ЦП для эмуляции установлен на «Neko Processor II») ^{[20] [21]}

Например, на GenuineIntelпроцессоре значения, возвращаемые в EBX, равны 0x756e6547, EDX 0x49656e69и ECX равны 0x6c65746e. Следующий пример кода отображает строку идентификатора поставщика, а также наивысший параметр вызова, реализуемый ЦП.

.intel_syntax без префикса .текст.m0: .string "CPUID: %x\n"  .m1: .string "Наибольший номер реализованной базовой функции: %i\n"  .m2: .string "ID поставщика: %s\n"   .globl основной основной:нажмите r12 mov eax , 1  суб рсп , 16   cpuid леа рди , .m0 [ рип ]  mov esi , eax  вызов printfmov eax , 0   cpuidлеа рди , .m1 [ рип ]  mov esi , eax  mov r12d , edx  mov ebp , ecx  вызов printf mov 3 [ rsp ], ebx  леа рси , 3 [ rsp ]   леа рди , .м2 [ рип ]   mov 7 [ rsp ], r12d   mov 11 [ rsp ], ebp  вызов printfдобавить рсп , 16  поп р12 в отставке .section .note.GNU - стек , "" , @ progbits 

На некоторых процессорах можно изменить строку идентификатора производителя, сообщаемую CPUID.(EAX=0), записав новую строку идентификатора в определенные регистры MSR ( регистры, специфичные для модели ) с помощью WRMSRинструкции. Это использовалось на процессорах не Intel для включения функций и оптимизаций, которые были отключены в программном обеспечении для процессоров, не возвращающих GenuineIntelстроку идентификатора. ^[22] Процессоры, которые, как известно, обладают такими регистрами MSR, включают:

Это возвращает степпинг , модель и информацию о семействе процессора в регистре EAX (также называемом сигнатурой процессора), флаги функций в регистрах EDX и ECX, а также дополнительную информацию о функциях в регистре EBX. ^[30]

• Stepping ID — это номер версии продукта, присвоенный в связи с исправлением ошибок или другими изменениями.
• Фактическая модель процессора выводится из полей Model, Extended Model ID и Family ID. Если поле Family ID равно 6 или 15, модель равна сумме поля Extended Model ID, сдвинутого влево на 4 бита, и поля Model. В противном случае модель равна значению поля Model.
• Фактическое семейство процессоров выводится из полей Family ID и Extended Family ID. Если поле Family ID равно 15, семейство равно сумме полей Extended Family ID и Family ID. В противном случае семейство равно значению поля Family ID.
• Значение поля «Тип процессора» приведено в таблице ниже.

По состоянию на октябрь 2023 года известны следующие идентификаторы семейства процессоров x86: ^[32]

Информация о процессоре и флаги функций зависят от производителя, но обычно значения Intel используются другими производителями в целях совместимости.

Зарезервированные поля следует маскировать перед их использованием для идентификации процессора.

Возвращает список дескрипторов, указывающих возможности кэша и TLB в регистрах EAX, EBX, ECX и EDX.

На процессорах, которые поддерживают этот лист, вызов CPUIDс EAX=2 приведет к тому, что нижний байт EAX будет установлен в 01h^[a] , а оставшиеся 15 байт EAX/EBX/ECX/EDX будут заполнены 15 дескрипторами, по одному байту каждый. Эти дескрипторы предоставляют информацию о кэшах процессора, TLB и предварительной выборке. Обычно это один кэш или TLB на дескриптор, но некоторые значения дескрипторов предоставляют и другую информацию - в частности, 00hиспользуется для пустого дескриптора, FFhуказывает, что лист не содержит допустимой информации кэша и что вместо него следует использовать лист 4h, и FEhуказывает, что лист не содержит допустимой информации TLB и что вместо него следует использовать лист 18h. Дескрипторы могут появляться в любом порядке.

Для каждого из четырех регистров (EAX, EBX, ECX, EDX), если установлен бит 31, то регистр не следует считать содержащим допустимые дескрипторы (например, на Itanium в режиме IA-32 CPUID(EAX=2) возвращается 80000000hв EDX — это следует интерпретировать как то, что EDX не содержит допустимой информации, а не то, что он содержит дескриптор для кэша L2 объемом 512 КБ.)

В таблице ниже для известных значений дескриптора приводится сжатое описание кэша или TLB, указанного этим значением дескриптора (или другая информация, где это применимо). Суффиксы, используемые в таблице:

• K,M,G: двоичный килобайт, мегабайт, гигабайт (емкость кэшей, размер страницы для TLB)
• E: записи (для TLB; например, 64E = 64 записи)
• p: размер страницы (например, 4Kp для TLB, где каждая запись описывает одну страницу размером 4 КБ , 4K/2Mp для TLB, где каждая запись может описывать либо одну страницу размером 4 КБ, либо одну огромную страницу размером 2 МБ)
• L: размер строки кэша (например, 32L = размер строки кэша 32 байта)
• S: размер сектора кэша (например, 2S означает, что кэш использует сектора по 2 строки кэша в каждом)
• A: ассоциативность (например, 6A = 6-канальная ассоциативность , FA = полностью ассоциативная)

Это возвращает серийный номер процессора. Серийный номер процессора был введен в Intel Pentium III , но из-за проблем с конфиденциальностью эта функция больше не реализована в более поздних моделях (бит функции PSN всегда очищен). Процессоры Transmeta Efficeon и Crusoe также поддерживают эту функцию. Однако процессоры AMD не реализуют эту функцию ни в одной из моделей процессоров.

Для процессоров Intel Pentium III серийный номер возвращается в регистрах EDX:ECX. Для процессоров Transmeta Efficeon он возвращается в регистрах EBX:EAX. А для процессоров Transmeta Crusoe он возвращается только в регистре EBX.

Обратите внимание, что для работы функции серийного номера процессора необходимо включить ее в настройках BIOS .

Эти два листа используются для предоставления информации об уровнях иерархии кэша , доступных ядру процессора, на котором CPUIDвыполняется инструкция. Лист 4используется на процессорах Intel, а лист 8000'001Dhиспользуется на процессорах AMD — они оба возвращают данные в EAX, EBX, ECX и EDX, используя тот же формат данных, за исключением того, что лист 4возвращает несколько дополнительных полей, которые считаются «зарезервированными» для листа 8000'001Dh. Они оба предоставляют информацию о кэше ЦП в серии подлистов, выбранных ECX — чтобы получить информацию обо всех уровнях кэша, необходимо вызывать CPUIDмногократно, с EAX= 4или 8000'001Dhи ECX, установленными на увеличивающиеся значения, начиная с 0 (0,1,2,...), пока не будет найден подлист, не описывающий никаких кэшей (EAX[4:0]=0). Подлисты, которые возвращают информацию о кэше, могут появляться в любом порядке, но все они появятся перед первым подлистом, не описывающим никаких кэшей.

В таблице ниже поля, определенные для листа 4, но не для листа, 8000'001Dhвыделены желтым цветом ячеек и элементом (#4) .

Для любых допустимых и не полностью ассоциативных кэшей возвращаемое в ECX значение равно числу наборов в кэше минус 1. (Для полностью ассоциативных кэшей ECX следует рассматривать так, как если бы он возвращал значение 0.) Для любого заданного кэша, описанного подлистом листа CPUIDили 4, 8000'001Dhобщий размер кэша в байтах можно вычислить следующим образом:

CacheSize = (EBX[11:0]+1) * (EBX[21:12]+1) * (EBX[31:22]+1) * (ECX+1)

Например, на процессорах Intel Crystalwell выполнение CPUID с EAX=4 и ECX=4 приведет к тому, что процессор вернет следующую информацию о размере кэша уровня 4 в EBX и ECX: EBX=03C0F03Fи ECX=00001FFF- это следует понимать так, что этот кэш имеет размер строки кэша 64 байта (EBX[11:0]+1), имеет 16 строк кэша на тег (EBX[21:12]+1), является 16-канальным наборно-ассоциативным (EBX[31:22]+1) с 8192 наборами (ECX+1), что составляет общий размер 64*16*16*8192=134217728 байт или 128 двоичных мегабайт.

Эти два листа используются для топологии процессора (поток, ядро, пакет) и перечисления иерархии кэша в многоядерных (и гиперпоточных) процессорах Intel. ^[89] По состоянию на 2013 год ^[update]AMD не использует эти листья, но имеет альтернативные способы перечисления ядер. ^[90]

В отличие от большинства других листьев CPUID, лист Bh будет возвращать разные значения в EDX в зависимости от того, на каком логическом процессоре выполняется инструкция CPUID; возвращаемое в EDX значение на самом деле является идентификатором x2APIC логического процессора. Однако пространство идентификаторов x2APIC не отображается непрерывно на логические процессоры; в отображении могут быть пробелы, что означает, что некоторые промежуточные идентификаторы x2APIC не обязательно соответствуют какому-либо логическому процессору. Дополнительная информация для отображения идентификаторов x2APIC на ядра предоставляется в других регистрах. Хотя лист Bh имеет подлистья (выбираемые ECX, как описано ниже), возвращаемое в EDX значение зависит только от логического процессора, на котором выполняется инструкция, но не от подлистья.

Топология процессора(ов), представленная листом Bh, является иерархической, но со странной оговоркой, что порядок (логических) уровней в этой иерархии не обязательно соответствует порядку в физической иерархии ( SMT /core/package). Однако каждый логический уровень может быть запрошен как подлист ECX (листа Bh) для его соответствия «типу уровня», который может быть либо SMT, ядром, либо «недействительным». Пространство идентификаторов уровня начинается с 0 и является непрерывным, что означает, что если идентификатор уровня недействителен, все идентификаторы более высоких уровней также будут недействительными. Тип уровня возвращается в битах 15:08 ECX, в то время как количество логических процессоров на запрашиваемом уровне возвращается в EBX. Наконец, связь между этими уровнями и идентификаторами x2APIC возвращается в EAX[4:0] как количество бит, на которое идентификатор x2APIC должен быть сдвинут, чтобы получить уникальный идентификатор на следующем уровне.

Например, двухъядерный процессор Westmere , способный поддерживать гиперпоточность (имеющий два ядра и четыре потока в общей сложности), может иметь идентификаторы x2APIC 0, 1, 4 и 5 для своих четырех логических процессоров. Лист Bh (=EAX), подлист 0 (=ECX) CPUID может, например, возвращать 100h в ECX, что означает, что уровень 0 описывает уровень SMT (гиперпоточность), и возвращать 2 в EBX, поскольку на каждое физическое ядро ​​приходится два логических процессора (единицы SMT). Значение, возвращаемое в EAX для этого 0-подлиста, в этом случае должно быть 1, поскольку сдвиг вышеупомянутых идентификаторов x2APIC вправо на один бит дает уникальный номер ядра (на следующем уровне иерархии идентификаторов уровня) и стирает бит идентификатора SMT внутри каждого ядра. Более простой способ интерпретации этой информации заключается в том, что последний бит (бит номер 0) идентификатора x2APIC идентифицирует блок SMT/hyperthreading внутри каждого ядра в нашем примере. Переход к подлисту 1 (путем выполнения другого вызова CPUID с EAX=Bh и ECX=1) может, например, вернуть 201h в ECX, что означает, что это уровень типа ядра, и 4 в EBX, поскольку в пакете 4 логических процессора; возвращаемый EAX может быть любым значением больше 3, поскольку так получается, что бит номер 2 используется для идентификации ядра в идентификаторе x2APIC. Обратите внимание, что бит номер 1 идентификатора x2APIC в этом примере не используется. Однако возвращаемый EAX на этом уровне вполне может быть 4 (и так оно и есть на Clarkdale Core i3 5x0), поскольку это также дает уникальный идентификатор на уровне пакета (очевидно, = 0) при сдвиге идентификатора x2APIC на 4 бита. Наконец, вы можете задаться вопросом, что может нам рассказать лист EAX=4, чего мы еще не узнали. В EAX[31:26] он возвращает биты маски APIC, зарезервированные для пакета; в нашем примере это будет 111b, поскольку биты с 0 по 2 используются для идентификации логических процессоров внутри этого пакета, но бит 1 также зарезервирован, хотя и не используется как часть схемы идентификации логического процессора. Другими словами, идентификаторы APIC с 0 по 7 зарезервированы для пакета, хотя половина этих значений не сопоставляется с логическим процессором.

Иерархия кэша процессора исследуется путем рассмотрения подлистьев листа 4. Идентификаторы APIC также используются в этой иерархии для передачи информации о том, как различные уровни кэша совместно используются блоками SMT и ядрами. Продолжая наш пример, кэш L2, который совместно используется блоками SMT одного и того же ядра, но не между физическими ядрами на Westmere, обозначается установкой EAX[26:14] в 1, в то время как информация о том, что кэш L3 совместно используется всем пакетом, обозначается установкой этих битов в (по крайней мере) 111b. Подробности кэша, включая тип кэша, размер и ассоциативность, передаются через другие регистры на листе 4.

Остерегайтесь, что более старые версии Intel app note 485 содержат некоторую вводящую в заблуждение информацию, особенно в отношении идентификации и подсчета ядер в многоядерном процессоре; ^[91] ошибки от неправильной интерпретации этой информации были даже включены в пример кода Microsoft для использования CPUID, даже для издания Visual Studio 2013 года, ^[92] а также на странице sandpile.org для CPUID, ^[93] но пример кода Intel для идентификации топологии процессора ^[89] имеет правильную интерпретацию, а текущее Руководство разработчика программного обеспечения Intel имеет более понятный язык. (Открытый исходный код) кроссплатформенного производственного кода ^[94] от Wildfire Games также реализует правильную интерпретацию документации Intel.

Примеры определения топологии, включающие старые (до 2010 года) процессоры Intel, в которых отсутствует x2APIC (и, следовательно, не реализован лист EAX=Bh), приведены в презентации Intel 2010 года. ^[95] Помните, что использование этого старого метода определения на процессорах Intel 2010 года и более новых может переоценить количество ядер и логических процессоров, поскольку старый метод определения предполагает, что в пространстве идентификаторов APIC нет пробелов, и это предположение нарушается некоторыми новыми процессорами (начиная с серии Core i3 5x0), но эти новые процессоры также поставляются с x2APIC, поэтому их топологию можно правильно определить с помощью метода листа EAX=Bh.

Возвращает информацию о функциях, связанных с инструкциями MONITORи MWAITв регистрах EAX, EBX, ECX и EDX.

Это возвращает биты функций в регистре EAX и дополнительную информацию в регистрах EBX, ECX и EDX.

Это возвращает флаги расширенных функций в EBX, ECX и EDX. Возвращает максимальное значение ECX для EAX=7 в EAX.

Это возвращает флаги расширенных функций во всех четырех регистрах.

Это возвращает флаги расширенных функций в EDX.

EAX, EBX и ECX зарезервированы.

Этот лист используется для перечисления функций XSAVE и компонентов состояния.

Расширение набора инструкций XSAVE предназначено для сохранения/восстановления расширенного состояния ЦП (обычно для переключения контекста ) таким образом, чтобы его можно было расширить для охвата новых расширений набора инструкций без необходимости понимания специфики новых расширений кодом переключения контекста ОС. Это делается путем определения ряда компонентов состояния , каждый из которых имеет размер и смещение в заданной области сохранения, и каждый соответствует подмножеству состояния, необходимого для того или иного расширения ЦП. EAX=0DhЛист CPUID используется для предоставления информации о том, какие компоненты состояния поддерживает ЦП и каковы их размеры/смещения, чтобы ОС могла зарезервировать надлежащее количество пространства и установить соответствующие биты включения.

Компоненты состояния можно разделить на две группы: пользовательское состояние (элементы состояния, которые видны приложению, например, векторные регистры AVX-512 ) и состояние супервизора (элементы состояния, которые влияют на приложение, но не видны пользователю напрямую, например, конфигурация прерывания пользовательского режима). Элементы пользовательского состояния включаются путем установки связанных с ними битов в XCR0регистре управления, в то время как элементы состояния супервизора включаются путем установки связанных с ними битов в IA32_XSS( 0DA0h) MSR - указанные элементы состояния затем становятся компонентами состояния, которые можно сохранять и восстанавливать с помощью семейства инструкций XSAVE/ .XRSTOR

Механизм XSAVE может обрабатывать до 63 компонентов состояния таким образом. Компоненты состояния 0 и 1 ( x87 и SSE соответственно) имеют фиксированные смещения и размеры - для компонентов состояния 2-62 их размеры, смещения и несколько дополнительных флагов можно запросить, выполнив CPUIDс EAX=0Dhи ECXустановив индекс компонента состояния. Это вернет следующие элементы в EAX, EBX и ECX (с зарезервированным EDX):

Попытка запросить неподдерживаемый компонент состояния таким образом приводит к тому, что EAX, EBX, ECX и EDX устанавливаются в 0.

Подлистья 0 и 1 CPUIDлиста 0Dhиспользуются для предоставления информации о функциях:

По состоянию на июль 2023 года архитектурно определены следующие компоненты состояния XSAVE:

Этот лист предоставляет информацию о поддерживаемых возможностях функции Intel Software Guard Extensions (SGX). Лист предоставляет несколько подлистов, выбранных с помощью ECX.

Подлист 0 предоставляет информацию о поддерживаемых функциях листа SGX в EAX и максимальных поддерживаемых размерах анклава SGX в EDX; ECX зарезервирован. EBX предоставляет битовую карту битов, которые можно установить в поле MISCSELECT в SECS (структура управления анклавом SGX) — это поле используется для управления информацией, записанной в область MISC SSA (область сохранения состояния SGX), когда происходит AEX (выход из асинхронного анклава SGX).

Подлист 1 предоставляет битовую карту того, какие биты могут быть установлены в 128-битном поле АТРИБУТЫ SECS в EDX:ECX:EBX:EAX (это относится к копии SECS, используемой в качестве входных данных для ENCLS[ECREATE]функции листа). Верхние 64 бита (указанные в EDX:ECX) являются битовой картой того, какие биты могут быть установлены в XFRM (маска запроса X-feature) - эта маска является битовой маской того, какие компоненты состояния ЦП (см. лист 0Dh) будут сохранены в SSA в случае AEX; это имеет ту же структуру, что и XCR0регистр управления. Другие биты указаны в EAX и EBX следующим образом:

Подразделы 2 и выше используются для предоставления информации о том, какие области физической памяти доступны для использования в качестве разделов EPC (Enclave Page Cache) в SGX.

В этом подразделе представлена ​​информация о функциях трассировки процессора Intel (также известной как трассировка инструкций в реальном времени).

Значение, возвращаемое в EAX, является индексом наивысшего подлиста, поддерживаемого для CPUID с EAX=14h. EBX и ECX предоставляют флаги функций, EDX зарезервирован.

Эти два листа предоставляют информацию о различных частотах ЦП в EAX, EBX и ECX (EDX зарезервирован в обоих листах).

Если возвращаемые значения в EBX и ECX листа 15h оба не равны нулю, то частота TSC ( счетчик отметок времени ) в Гц определяется как TSCFreq = ECX*(EBX/EAX).

На некоторых процессорах (например, Intel Skylake ) CPUID_15h_ECX равен нулю, но CPUID_16h_EAX присутствует и не равен нулю. На всех известных процессорах, где это так, ^[120] частота TSC равна базовой частоте процессора, а тактовая частота кристалла ядра в Гц может быть вычислена как CoreCrystalFreq = (CPUID_16h_EAX * 10000000) * (CPUID_15h_EAX/CPUID_15h_EBX).

На процессорах, которые перечисляют отношение TSC/Core Crystal Clock в листе CPUID 15h, частота таймера APIC будет равна частоте Core Crystal Clock, деленной на делитель, указанный в регистре конфигурации деления APIC. ^[121]

Этот лист присутствует в системах, где ядро ​​IP ЦП x86 реализовано в SoC ( система на чипе ) от другого поставщика - тогда как другие листья CPUIDпредоставляют информацию о ядре ЦП x86, этот лист предоставляет информацию о SoC. Этот лист принимает индекс подлиста в ECX.

Подлист 0 возвращает максимальный индекс подлиста в EAX (не менее 3) и идентификационную информацию SoC в EBX/ECX/EDX:

Подразделы 1–3 возвращают 48-байтовую строку бренда поставщика SoC в формате UTF-8 . Подраздел 1 возвращает первые 16 байт в EAX, EBX, ECX, EDX (в указанном порядке); подраздел 2 возвращает следующие 16 байт, а подраздел 3 возвращает последние 16 байт. Строка допускается, но не обязательно должна заканчиваться нулем .

В этом листе представлена ​​информация о функциях Intel Key Locker в EAX, EBX и ECX. EDX зарезервирован.

Когда ECX=0, в EAX перечисляется наивысший поддерживаемый "палитра" subleaf. Когда , возвращается ECX≥1информация о палитре n .

Этот лист возвращает информацию о TMULединице (множителе плитки).

Этот лист возвращает флаги функций на TMULблоке (множитель плитки).

Когда Intel TDX ( Trust Domain Extensions ) активен, попытки выполнить CPUIDинструкцию гостем TD ( Trust Domain ) будут перехвачены модулем TDX. Этот модуль, при CPUIDвызове с помощью EAX=21hи ECX=0(leaf 21h, sub-leaf 0 ), вернет индекс наивысшего поддерживаемого sub-leaf для leaf 21hin EAXи строку идентификатора поставщика модуля TDX в виде 12-байтовой строки ASCII в EBX, EDX, ECX (в указанном порядке). Собственная реализация модуля Intel возвращает строку идентификатора поставщика (с четырьмя конечными пробелами) ^[123] - для этого модуля дополнительная информация о функциях недоступна и должна быть получена через специфичную для TDX инструкцию."IntelTDX    "CPUIDTDCALL

Этот лист зарезервирован в оборудовании и (на процессорах, у которых наивысший базовый лист равен 21hили выше) вернет 0 в EAX/EBX/ECX/EDX при запуске непосредственно на ЦП.

Это возвращает максимально поддерживаемый подлист в EAX и информацию о функциях AVX10 в EBX. ^[112] (ECX и EDX зарезервированы.)

Subleaf 1 зарезервирован для функций AVX10, не привязанных к версии. В настоящее время не определены.

Самая высокая функция возвращается в EAX. Этот лист присутствует только на процессорах Xeon Phi . ^[124]

Эта функция возвращает флаги функций.

При CPUIDвыполнении инструкции в условиях виртуализации Intel VT-x или AMD-v она будет перехвачена гипервизором, что позволит гипервизору вернуть CPUIDфлаги функций, которые отличаются от флагов базового оборудования. CPUIDЛистья не 40000000hреализованы 4FFFFFFFhна аппаратном уровне и зарезервированы для использования гипервизорами для предоставления специфичной для гипервизора идентификации и информации о функциях с помощью этого механизма перехвата.

Для leaf 40000000hгипервизор должен вернуть индекс самого высокого поддерживаемого листа CPUID гипервизора в EAX и 12-символьную строку идентификатора гипервизора в EBX,ECX,EDX (в указанном порядке). Для leaf 40000001hгипервизор может вернуть сигнатуру идентификации интерфейса в EAX — например, гипервизоры, желающие объявить о своей совместимости с Hyper-V, могут вернуть 0x31237648— "Hv#1"в EAX. ^{[125] [126]} Форматы листьев 40000001hи до самого высокого поддерживаемого листа в остальном зависят от гипервизора. Гипервизоры, реализующие эти листья, обычно также устанавливают бит 31 ECX для листа CPUID 1, чтобы указать на их присутствие.

Гипервизоры, которые предоставляют более одного интерфейса гипервизора, могут предоставлять дополнительные наборы листьев CPUID для дополнительных интерфейсов с интервалом 100hлистьев на интерфейс. Например, когда QEMU настроен на предоставление интерфейсов Hyper-V и KVM , он предоставит информацию Hyper-V, начиная с листа CPUID 40000000h, и информацию KVM, начиная с листа 40000100h. ^{[127] [128]}

Вот некоторые гипервизоры, которые, как известно, возвращают строку идентификатора гипервизора в листе 40000000h:

Наивысший вызывающий параметр возвращается в EAX.

EBX/ECX/EDX возвращают строку идентификатора производителя (такую ​​же, как EAX=0) на процессорах AMD, но не на процессорах Intel.

Это возвращает флаги расширенных функций в EDX и ECX.

Многие биты EDX(биты с 0 по 9, с 12 по 17, 23 и 24) являются дубликатами битов EDXиз EAX=1листа — эти биты выделены светло-желтым цветом. (Эти дублирующиеся биты присутствуют в процессорах AMD, но не в процессорах Intel.)

Флаги функций AMD следующие: ^{[147] [148]}

Они возвращают строку марки процессора в EAX, EBX, ECX и EDX. CPUIDнеобходимо выдавать с каждым параметром по порядку, чтобы получить всю 48-байтовую строку марки процессора ASCII. ^[159] Необходимо проверить, присутствует ли функция в ЦП, выдав сначала CPUIDwith EAX = 80000000hи проверив, не меньше ли возвращаемое значение 80000004h.

В документации Intel/AMD указано, что строка должна заканчиваться нулем , однако это не всегда так (например, известно, что DM&P Vortex86DX3 и AMD Ryzen 7 6800HS возвращают строки брендов без завершающего нуля в листьях 80000002h- 80000004h^{[160] [161]} ), и программное обеспечение не должно полагаться на это.

#include <stdio.h> #include <string.h> #include <cpuid.h>   int main () { unsigned int regs [ 12 ]; char str [ sizeof ( regs ) + 1 ];       __cpuid ( 0x80000000 , регистры [ 0 ], регистры [ 1 ], регистры [ 2 ], регистры [ 3 ]);     если ( regs [ 0 ] < 0x80000004 ) вернуть 1 ;      __cpuid ( 0x80000002 , регистры [ 0 ], регистры [ 1 ], регистры [ 2 ], регистры [ 3 ]); __cpuid ( 0x80000003 , регистры [ 4 ], регистры [ 5 ], регистры [ 6 ], регистры [ 7 ]); __cpuid ( 0x80000004 , регистры [ 8 ], регистры [ 9 ], регистры [ 10 ], регистры [ 11 ]);               memcpy ( str , regs , sizeof ( regs )); str [ sizeof ( regs )] = '\0' ; printf ( "%s \n " , str );        вернуть 0 ; } 

На процессорах AMD, начиная с 180 нм Athlon ( AuthenticAMDсемейство 6, модель 2 и более поздние), можно изменить строку бренда процессора, возвращаемую листьями CPUID 80000002h, 80000004hиспользуя WRMSRинструкцию для записи 48-байтовой строки замены в MSR C0010030h- C0010035h. ^{[156] [162]} Это также можно сделать на AMD Geode GX/LX, хотя и с использованием MSR 300Ah- 300Fh. ^[163]

В некоторых случаях для определения поставщика ЦП требуется изучить не только идентификатор поставщика в CPUID leaf 0 и подпись ЦП в leaf 1, но и строку бренда процессора в leaves 80000002h- 80000004h. Известные случаи включают:

• Процессоры Montage Jintide можно отличить от моделей процессоров Intel Xeon, на которых они основаны, по наличию подстроки Montageв строке бренда процессоров Montage (например, Montage Jintide C2460 ^[164] и Intel Xeon Platinum 8160 ^[165] — оба из которых идентифицируют себя как GenuineIntelFamily 6 Model 55h Stepping 4 — можно отличить таким образом).
• CentaurHaulsПроцессоры семейства 6 могут быть процессорами VIA или Zhaoxin — их можно отличить по наличию подстроки ZHAOXINв строке бренда процессоров Zhaoxin (например, Zhaoxin KaiXian ZX-C+ C4580 ^[166] и VIA Eden X4 C4250 ^[167] — оба из которых идентифицируют себя как CentaurHaulsсемейство 6, модель 0Fh, степпинг 0Eh — можно отличить таким образом).

This provides information about the processor's level-1 cache and TLB characteristics in EAX, EBX, ECX and EDX as follows:^[a]

• EAX: information about L1 hugepage TLBs (TLBs that hold entries corresponding to 2M/4M pages)^[b]
• EBX: information about L1 small-page TLBs (TLBs that hold entries corresponding to 4K pages)
• ECX: information about L1 data cache
• EDX: information about L1 instruction cache

Returns details of the L2 cache in ECX, including the line size in bytes (Bits 07 - 00), type of associativity (encoded by a 4 bits field; Bits 15 - 12) and the cache size in KB (Bits 31 - 16).

#include <stdio.h>#include <cpuid.h>int main(){ unsigned int eax, ebx, ecx, edx; unsigned int lsize, assoc, cache; __cpuid(0x80000006, eax, ebx, ecx, edx);  lsize = ecx & 0xff; assoc = (ecx >> 12) & 0x07; cache = (ecx >> 16) & 0xffff; printf("Line size: %d B, Assoc. type: %d, Cache size: %d KB.\n", lsize, assoc, cache); return 0;}

This function provides information about power management, power reporting and RAS (Reliability, availability and serviceability) capabilities of the CPU.

This leaf returns information about AMD SVM (Secure Virtual Machine) features in EAX, EBX and EDX.

Several AMD CPU models will, for CPUID with EAX=8FFFFFFFh, return an Easter Egg string in EAX, EBX, ECX and EDX.^[187][188] Known Easter Egg strings include:

Returns index of highest Centaur leaf in EAX. If the returned value in EAX is less than C0000001h, then Centaur extended leaves are not supported.

Present in CPUs from VIA and Zhaoxin.

On IDT WinChip CPUs (CentaurHauls Family 5), the extended leaves C0000001h-C0000005h do not encode any Centaur-specific functionality but are instead aliases of leaves 80000001h-80000005h.^[190]

This leaf returns Centaur feature information (mainly VIA PadLock) in EDX.^[191][192] (EAX, EBX and ECX are reserved.)

This information is easy to access from other languages as well. For instance, the C code for gcc below prints the first five values, returned by the cpuid:

#include <stdio.h>#include <cpuid.h>int main(){ unsigned int i, eax, ebx, ecx, edx; for (i = 0; i < 5; i++) { __cpuid(i, eax, ebx, ecx, edx); printf ("InfoType %x\nEAX: %x\nEBX: %x\nECX: %x\nEDX: %x\n", i, eax, ebx, ecx, edx); } return 0;}

In MSVC and Borland/Embarcadero C compilers (bcc32) flavored inline assembly, the clobbering information is implicit in the instructions:

#include <stdio.h>int main(){ unsigned int a, b, c, d, i = 0; __asm { /* Do the call. */ mov EAX, i; cpuid; /* Save results. */ mov a, EAX; mov b, EBX; mov c, ECX; mov d, EDX; } printf ("InfoType %x\nEAX: %x\nEBX: %x\nECX: %x\nEDX: %x\n", i, a, b, c, d); return 0;}