МОЩНОСТЬ4
 POWER4 СКМ | |
| Общая информация | |
|---|---|
| Запущен | 2001 |
| Разработано | ИБМ |
| Производительность | |
| Макс. тактовая частота ЦП | 1,1 ГГц – 1,9 ГГц |
| Кэш | |
| Кэш L1 | 64+32 кБ/ядро |
| кэш L2 | 1,41 МБ/чип |
| кэш L3 | 32 МБ вне чипа |
| Архитектура и классификация | |
| Технологический узел | 180 нм – 130 нм |
| Набор инструкций | PowerPC (PowerPC v.2.00/01) |
| Физические характеристики | |
| Ядра |
|
| История | |
| Предшественники | POWER3 , RS64 |
| Преемник | МОЩНОСТЬ5 |
| Архитектуры POWER , PowerPC и Power ISA |
|---|
| NXP (ранее Freescale и Motorola) |
| ИБМ |
|
| IBM/Нинтендо |
| Другой |
| Ссылки по теме |
| Аннулировано серым цветом , историческое курсивом |
POWER4 — это микропроцессор, разработанный компанией International Business Machines (IBM), который реализовал 64-битную архитектуру набора инструкций PowerPC и PowerPC AS . Выпущенный в 2001 году, POWER4 пришел на смену микропроцессорам POWER3 и RS64 , позволив моделям RS/6000 и eServer iSeries компьютерных серверов AS/400 работать на одном процессоре, что стало шагом к сближению двух линий. POWER4 был многоядерным микропроцессором с двумя ядрами на одном кристалле, первым невстроенным микропроцессором, который сделал это. [1] Чип POWER4 был первым коммерчески доступным многопроцессорным чипом. [2] Оригинальный POWER4 имел тактовую частоту 1,1 и 1,3 ГГц, в то время как улучшенная версия, POWER4+, достигла тактовой частоты 1,9 ГГц. PowerPC 970 является производной от POWER4.
Функциональная планировка
POWER4 имеет унифицированный кэш L2, разделенный на три равные части. Каждая имеет свой собственный независимый контроллер L2, который может выдавать 32 байта данных за цикл. [ требуется пояснение ] Блок интерфейса ядра (CIU) подключает каждый контроллер L2 либо к кэшу данных, либо к кэшу инструкций в любом из двух процессоров. Блок некэшируемого (NC) отвечает за обработку функций сериализации инструкций и выполнение любых некэшируемых операций в топологии хранения. Имеется контроллер кэша L3, но фактическая память находится вне кристалла. Контроллер шины GX управляет коммуникациями устройств ввода-вывода, и имеются две шины GX шириной 4 байта, одна входящая, а другая исходящая. Контроллер Fabric является главным контроллером для сети шин, управляя коммуникациями для обоих контроллеров L1/L2, коммуникациями между чипами POWER4 {4-канальный, 8-канальный, 16-канальный, 32-канальный} и POWER4 MCM. Предоставляется трассировка и отладка, используемая для захвата данных о первом сбое. Также имеется встроенная функция самотестирования (BIST) и блок мониторинга производительности (PMU). Поддерживается сброс при включении питания (POR).
Исполнительные блоки
POWER4 реализует суперскалярную микроархитектуру посредством высокочастотного спекулятивного внеочередного выполнения с использованием восьми независимых исполнительных блоков. Это: два блока с плавающей точкой (FP1-2), два блока загрузки-хранения (LD1-2), два блока с фиксированной точкой (FX1-2), блок ветвления (BR) и блок условного регистра (CR). Эти исполнительные блоки могут выполнять до восьми операций за такт (не включая блоки BR и CR):
- каждое устройство с плавающей точкой может выполнить одну объединенную операцию умножения-сложения за такт (две операции),
- каждый блок загрузки-хранения может выполнить одну инструкцию за такт,
- каждое устройство с фиксированной точкой может выполнить одну инструкцию за такт.
Этапы конвейера:
- Прогнозирование ветвления
- Инструкция по выборке
- Декодирование, взлом и формирование группы
- Групповая отправка и выпуск инструкций
- Эксплуатация узла загрузки-хранения
- Загрузить Хит Магазин
- Магазин Хит Загрузить
- Загрузка Удар Загрузка
- Конвейер выполнения инструкций
Многочиповая конфигурация
POWER4 также выпускался в конфигурации с использованием многокристального модуля (MCM), содержащего четыре кристалла POWER4 в одном корпусе, с общим кэшем L3 ECC объемом до 128 МБ на MCM.
Параметрика
| Тактовая частота ГГц | 1,3 ГГц | |
|---|---|---|
| Власть | 115 Вт | 1,5 В при 1,1 ГГц |
| Транзисторы | 174 миллиона | |
| Ворота L | 90 нм | |
| Оксид затвора | 2,3 нм | |
| Металл-слой | подача | толщина |
| М1 | 500 нм | 310 нм |
| М2 | 630 нм | 310 нм |
| М3-М5 | 630 нм | 20 нм |
| М6(МQ) | 1260 нм | 920 нм |
| М7(ЛМ) | 1260 нм | 920 нм |
| Диэлектрик | ~4.2 | |
| Вдд | 1,6 В |
СИЛА4+
POWER4+, выпущенный в 2003 году, был улучшенной версией POWER4, работавшей на частоте до 1,9 ГГц. [3] Он содержал 184 миллиона транзисторов, имел площадь 267 мм2 и был изготовлен по технологии SOI CMOS 0,13 мкм с восемью слоями медных межсоединений.
Смотрите также
Примечания
- ^ "Серверные процессоры IBM: RS64 и POWER". Музей CPU Shack . 2011-01-24 . Получено 2015-04-17 .
- ^ Уильям Столлингс, Организация и архитектура компьютеров , седьмое издание, -стр. 44
- ^ "IBM POWER Roadmap" (PDF) . Speleotrove . IBM. 2006. стр. 2 . Получено 6 марта 2018 г. .
Ссылки
- «Power4 фокусируется на пропускной способности памяти». (6 октября 1999 г.). Отчет о микропроцессорах .
- «Продолжается демонстрация IBM Power4». (20 ноября 2000 г.). Microprocessor Report .
- "POWER4 System Microarchitecture" (PDF) . IBM. Архивировано из оригинала (PDF) 2013-11-07 . Получено 2012-06-07 .
- JM Tendler; JS Dodson; JS Fields, Jr.; H. Le & B. Sinharoy (2002). "Системная микроархитектура POWER4". IBM Journal of Research and Development . 46 (1): 5–26. doi :10.1147/rd.461.0005. ISSN 0018-8646 . Получено 21 июля 2006 г.
- JD Warnock; JM Keaty; J. Petrovick; JG Clabes; CJ Kircher; BL Krauter; PJ Restle; BA Zoric & CJ Anderson (2002). «Схема и физическая конструкция микропроцессора POWER4». IBM Journal of Research and Development . 46 (1): 27–52. doi :10.1147/rd.461.0027. ISSN 0018-8646 . Получено 21 июля 2006 г.
