IBM zEC12

Микропроцессор zEC12 ( zEnterprise EC12 или просто z12 ) — это чип, созданный IBM для своих мэйнфреймов zEnterprise EC12 и zEnterprise BC12 , анонсированный 28 августа 2012 года. Он производится на заводе East Fishkill, штат Нью-Йорк ( ранее принадлежавшем IBM, но производство будет продолжаться в течение десяти лет новым владельцем GlobalFoundries ). Процессор начал поставляться осенью 2012 года. IBM заявила, что это самый быстрый микропроцессор в мире, и он примерно на 25% быстрее своего предшественника z196 . [ ^{1] [2]}

Чип имеет площадь 597,24 мм2 ^и состоит из 2,75 миллиарда транзисторов, изготовленных по 32-нм технологии производства КМОП- кристаллов на изоляторе компании IBM , и поддерживает скорость 5,5  ГГц — самую высокую тактовую частоту среди когда-либо выпускавшихся для коммерческой продажи ЦП. ^[3]

Процессор реализует CISC z/Architecture с суперскалярным конвейером внеочередного выполнения и некоторыми новыми инструкциями, в основном связанными с транзакционным выполнением . Ядра имеют множество других усовершенствований, таких как лучшее предсказание ветвлений , выполнение внеочередного выполнения и один выделенный сопроцессор для сжатия и криптографии. Конвейер инструкций имеет от 15 до 17 стадий; очередь инструкций может содержать 40 инструкций; и до 90 инструкций могут находиться «в полете». Он имеет шесть ядер , каждое с частным кэшем инструкций L1 объемом 64 КБ , частным кэшем данных L1 объемом 96 КБ, частным кэшем инструкций L2 объемом 1 МБ и частным кэшем данных L2 объемом 1 МБ. Кроме того, имеется общий кэш L3 объемом 48 МБ, реализованный в eDRAM и управляемый двумя контроллерами кэша L3 на кристалле. Также имеется дополнительный общий кэш L1, используемый для операций сжатия и криптографии.

Каждое ядро ​​имеет шесть RISC -подобных исполнительных блоков, включая два целочисленных блока , два блока загрузки-хранения , один двоичный блок с плавающей точкой и один десятичный блок с плавающей точкой. Чип zEC12 может декодировать три инструкции и выполнять семь операций за один тактовый цикл. ^[4] К каждому ядру присоединен специальный блок ускорителя сопроцессора; в предыдущем z CPU их было два, общих для всех четырех ядер.

Чип zEC12 имеет встроенный многоканальный контроллер памяти DDR3 RAM , поддерживающий конфигурацию RAID для восстановления после сбоев памяти. zEC12 также включает два контроллера шины GX для доступа к адаптерам каналов хоста и периферийным устройствам.

Несмотря на то, что каждый чип имеет 48 МБ кэша L3, совместно используемого 6 ядрами и другими встроенными средствами для симметричной многопроцессорной обработки (SMP), есть 2 выделенных сопутствующих чипа, называемых общим кэшем (SC), каждый из которых добавляет 192 МБ кэша L4 вне кристалла, что в сумме составляет 384 МБ кэша L4. Кэш L4 является общим для всех процессоров в книге. Чипы SC производятся по тому же процессу, что и чипы процессоров zEC12, имеют размеры 28,4 x 23,9 мм и имеют 3,3 миллиарда транзисторов каждый. ^[4]

Система zEnterprise EC12 использует многочиповые модули (MCM), что позволяет шести чипам zEC12 быть на одном модуле. Каждый MCM имеет два общих чипа кэша, что позволяет процессорам на MCM быть соединенными с помощью каналов 40 ГБ/с. Один чип zEC12 потребляет около 300 Вт , а MCM охлаждается с помощью механизма жидкостного охлаждения, способного выдавать 1800 Вт. ^[4]

Различные модели zEnterprise System имеют разное количество активных ядер. Для этого некоторые процессоры в каждом MCM могут иметь отключенное пятое и/или шестое ядро.