P6 (микроархитектура)

Для проверки этой статьи нужны дополнительные цитаты . Помогите улучшить эту статью , добавив ссылки на надежные источники . Материалы без ссылок могут быть оспорены и удалены. Найти источники:  Микроархитектура "P6" – новости  · газеты  · книги  · ученый  · JSTOR ( июнь 2013 г. ) ( Узнайте, как и когда удалять это сообщение )

П6

Снимок ядра Дешута
Общая информация
Запущен	1 ноября 1995 г .; 28 лет назад ( 1 ноября 1995 г. )
Производительность
Макс. тактовая частота ЦП	150 [1]  МГц до 1,40 ГГц
Скорости FSB	66 МГц - 133 МГц
Кэш
Кэш L1	Pentium Pro: 16 КБ (8 КБ кэш I + 8 КБ кэш D) Pentium II/III: 32 КБ (16 КБ кэш I + 16 КБ кэш D)
кэш L2	128 КБ до 512 КБ 256 КБ до 2048 КБ (Xeon)
Архитектура и классификация
Микроархитектура	П6
Набор инструкций	x86-16 , IA-32
Расширения	MMX (Pentium II/III/M) SSE (Pentium III/M) SSE2 (Pentium M)
Физические характеристики
Транзисторы	5.5M 500 нм 7.5M 350 нм 7,5M 250 нм (B0, B1) 9.5M 250 нм (B0, C0) 19M 250 нм (B0) 28M 180 нм (A1, A2, B0, C0, D0) 44M 130 нм (A1, B1, C1, D0)
Ядра	1
Розетки	Гнездо 8 Слот 1 Гнездо 370 Гнездо 479
Продукция, модели, варианты
Модели	Серия Pentium Pro Серия Celeron II Серия Pentium II Серия Pentium II Xeon Серия Celeron III Серия Pentium III Серия Pentium III Xeon
История
Предшественник	П5
Преемник	NetBurst
Статус поддержки
Неподдерживаемый

Микроархитектура P6 — это микроархитектура Intel x86 шестого поколения , реализованная в микропроцессоре Pentium Pro , представленном в ноябре 1995 года. Её часто называют i686 . ^[2] Планировалось, что её заменит микроархитектура NetBurst , используемая в Pentium 4 в 2000 году, но она была возрождена для линейки микропроцессоров Pentium M. Преемником варианта Pentium M микроархитектуры P6 является микроархитектура Core, которая, в свою очередь, также является производной от P6.

P6 использовался в основных моделях Intel от Pentium Pro до Pentium III и был широко известен низким энергопотреблением, превосходной производительностью целочисленных операций и относительно высоким количеством инструкций за цикл (IPC).

Ядро P6 было шестым поколением микропроцессоров Intel в линейке x86. Первой реализацией ядра P6 стал процессор Pentium Pro в 1995 году, непосредственный преемник оригинального дизайна Pentium (P5).

Процессоры P6 динамически транслируют инструкции IA-32 в последовательности буферизованных RISC-подобных микроопераций , затем анализируют и переупорядочивают микрооперации для обнаружения параллелизуемых операций, которые могут быть выданы более чем одному исполнительному устройству одновременно. ^[3] Pentium Pro был первым микропроцессором x86, разработанным Intel, в котором использовалась эта технология, хотя NexGen Nx586 , представленный в 1994 году, делал это раньше.

Другие функции, впервые реализованные в пространстве x86 в ядре P6, включают в себя:

• Спекулятивное выполнение и внеочередное завершение (которое Intel называет «динамическим выполнением»), которое требовало новых выбывающих блоков в ядре выполнения. Это уменьшило простои конвейера и частично позволило увеличить скорость масштабирования Pentium Pro и последующих поколений ЦП.
• Суперконвейеризация, которая увеличилась с 5-ступенчатого конвейера Pentium до 14 в Pentium Pro и ранней модели Pentium III (Coppermine) и в конечном итоге трансформировалась в менее чем 10-ступенчатый конвейер Pentium M для встраиваемых и мобильных устройств из-за неэффективности энергопотребления и проблем с более высоким напряжением, с которыми столкнулся предшественник, а затем снова удлинила 10-ступенчатый конвейер обратно в Core 2 из-за трудностей с увеличением тактовой частоты при одновременном улучшении процесса изготовления, может каким-то образом свести на нет некоторое негативное влияние более высокого энергопотребления на более глубокую конструкцию конвейера.
• Шина на передней стороне, использующая вариант логики приемопередатчика Ганнинга , позволяющую четырем дискретным процессорам совместно использовать системные ресурсы. ^[4]
• Расширение физического адреса (PAE) и более широкая 36-битная адресная шина для поддержки 64 ГБ физической памяти. ^[5]
• Переименование регистров , что позволило более эффективно выполнять несколько инструкций в конвейере.
• Инструкции CMOV , которые активно используются при оптимизации компилятора .
• Другие новые инструкции: FCMOV, FCOMI/FCOMIP/FUCOMI/FUCOMIP, RDPMC, UD2.
• Новые инструкции в ядре Pentium II Deschutes: MMX , FXSAVE, FXRSTOR.
• Новые инструкции в Pentium III: потоковые расширения SIMD .

• Celeron (варианты Covington/Mendocino/Coppermine/Tualatin)
• Пентиум Про
• Pentium II Overdrive (чип Pentium II в 387-контактном разъеме Socket 8 )
• Пентиум II
• Pentium II Xeon
• Пентиум III
• Pentium III Xeon

P6 Пентиум М

Общая информация
Запущен	12 марта 2003 г.
Производительность
Макс. тактовая частота ЦП	600 МГц – 2,26 ГГц
Скорости FSB	400 МТ/с – 533 МТ/с
Кэш
Кэш L1	64 КБ (32 КБ кэша I + 32 КБ кэша D)
кэш L2	512 КБ до 2048 КБ
Архитектура и классификация
Микроархитектура	П6
Набор инструкций	x86-16 , IA-32
Расширения	ММХ , SSE , SSE2
Физические характеристики
Транзисторы	77M 130 нм (B1, B2) 144M 90 нм (B0, C0) 151M 65 нм (C0, D0)
Ядра	1
Гнездо	Гнездо 479
Продукция, модели, варианты
Модели	Серия А100 Серия EP80579 Celeron серии M Серия Pentium M
История
Предшественник	NetBurst
Преемник	Улучшенный Pentium M
Статус поддержки
Неподдерживаемый

После выпуска Pentium 4-M и Mobile Pentium 4 быстро стало понятно, что новые мобильные процессоры NetBurst не идеальны для мобильных вычислений. Процессоры на базе NetBurst были просто не столь эффективны на такт или на ватт по сравнению с их предшественниками P6. Процессоры Mobile Pentium 4 работали намного горячее, чем процессоры Pentium III-M, не имея при этом значительных преимуществ в производительности. Их неэффективность влияла не только на сложность системы охлаждения, но и на крайне важное время работы от батареи. Intel вернулась к чертежной доске для разработки дизайна, который бы оптимально подходил для этого сегмента рынка. Результатом стал модернизированный дизайн P6, названный Pentium M.

Обзор дизайна ^[6]

• Четырехъядерная передняя шина. С первым ядром Banias компания Intel приняла FSB 400  MT/s, впервые использованную в Pentium 4. Ядро Dothan перешло на FSB 533 MT/s, следуя эволюции Pentium 4.
• Увеличенный кэш L1/L2 . Кэш L1 увеличен с 32 КБ у предшественника до текущих 64 КБ во всех моделях. Первоначально кэш L2 объемом 1 МБ в ядре Banias, затем 2 МБ в ядре Dothan. Динамическая активация кэша селектором квадранта из состояний сна.
• Поддержка расширений SIMD потоковой передачи SSE2 2.
• 10- или 12-ступенчатый расширенный конвейер инструкций, позволяющий повысить тактовую частоту без удлинения ступени конвейера (сокращенно с 14 ступеней в Pentium Pro/II/III).
• Выделенное управление стеком регистров.
• Добавление глобальной истории, косвенного предсказания и предсказания цикла в таблицу предсказания ветвлений. Удаление локального предсказания.
• Микрооперации. Объединение определенных подинструкций, осуществляемое с помощью декодирующих устройств. Команды x86 могут привести к меньшему количеству микроопераций и, таким образом, потребовать меньше циклов процессора для их завершения.

Pentium M был самым энергоэффективным процессором x86 для ноутбуков в течение нескольких лет, потребляя максимум 27 Вт при максимальной нагрузке и 4-5 Вт в режиме ожидания. Повышение эффективности обработки, вызванное его модернизацией, позволило ему конкурировать с Mobile Pentium 4, работающим на частоте более 1 ГГц выше (самый быстро тактируемый Mobile Pentium 4 по сравнению с самым быстро тактируемым Pentium M) и оснащенным гораздо большей памятью и пропускной способностью шины. ^[6]

Первые процессоры семейства Pentium M («Banias») внутренне поддерживают PAE, но не отображают флаг поддержки PAE в информации CPUID; это приводит к тому, что некоторые операционные системы (в первую очередь дистрибутивы Linux) отказываются загружаться на таких процессорах, поскольку поддержка PAE требуется в их ядрах. ^[7] Windows 8 и более поздние версии также отказываются загружаться на этих процессорах по той же причине, поскольку для их правильной работы им специально требуется поддержка PAE. ^[8]

• Celeron M (варианты Banias/Shelton/Dothan)
• Пентиум М
• А100/А110
• EP80579
• CE 3100

Процессор Yonah был выпущен в январе 2006 года под брендом Core . Одно- и двухъядерные мобильные версии продавались под брендами Core Solo, Core Duo и Pentium Dual-Core , а серверная версия была выпущена как Xeon LV . Эти процессоры частично исправили некоторые недостатки Pentium M , добавив:

• Поддержка SSE3
• Одно- и двухъядерная технология с 2 МБ общей кэш-памяти второго уровня (реструктуризация организации процессора)
• Увеличена скорость FSB, FSB работает на скорости 533 МТ/с или 667 МТ/с.
• 12-ступенчатый конвейер инструкций.

Это привело к появлению промежуточной микроархитектуры для процессоров с низким напряжением, находящейся на полпути между P6 и следующей микроархитектурой Core.

• Celeron M 400 серии
• Основное соло/дуэт
• Двухъядерный Pentium T2060/T2080/T2130
• Xeon LV/ULV (Sossaman)

Было предложено перенести части этой страницы в раздел Intel Core (микроархитектура) . ( Обсудить ) ( Октябрь 2021 г. )

27 июля 2006 года микроархитектура Core , производная от P6, была запущена в виде процессора Core 2. Впоследствии было выпущено больше процессоров с микроархитектурой Core под торговыми марками Core 2, Xeon , Pentium и Celeron . Микроархитектура Core является последней линейкой основных процессоров Intel, использующих FSB , со всеми более поздними процессорами Intel на основе Nehalem и более поздними микроархитектурами Intel, имеющими встроенный контроллер памяти и шину QPI или DMI для связи с остальной частью системы. Улучшения относительно процессоров Intel Core были следующими:

• 14-ступенчатый конвейер инструкций, позволяющий добиться более высоких тактовых частот.
• Поддержка SSE4.1 для всех моделей Core 2, изготовленных по 45-нм литографии.
• Поддержка 64-битной архитектуры x86-64 , которая ранее предлагалась только процессорами Prescott, последней архитектурной версией Pentium 4 .
• Увеличена скорость FSB с 533 МТ/с до 1600 МТ/с.
• Увеличенный размер кэша L2, размер кэша L2 составляет от 1 МБ до 12 МБ (процессоры Core 2 Duo используют общий кэш L2, в то время как процессоры Core 2 Quad, у которых половина общего кэша является общим для каждой пары ядер).
• Динамическое регулирование частоты шины (некоторые мобильные модели), при котором скорость FSB уменьшается вдвое, что, в свою очередь, уменьшает скорость процессора вдвое. Таким образом, процессор переходит в режим низкого энергопотребления, называемый Super Low Frequency Mode, который помогает продлить срок службы батареи.
• Технология динамического ускорения для некоторых мобильных процессоров Core 2 Duo и технология двойного динамического ускорения для мобильных процессоров Core 2 Quad. Технология динамического ускорения позволяет ЦП разгонять одно ядро ​​процессора, отключая другое. В технологии двойного динамического ускорения два ядра деактивируются, а два ядра разгоняются. Эта функция активируется, когда приложение использует только одно ядро ​​для Core 2 Duo или до двух ядер для Core 2 Quad. Разгон выполняется путем увеличения множителя тактовой частоты на 1.

Хотя все эти чипы технически являются производными от Pentium Pro, архитектура претерпела несколько радикальных изменений с момента своего создания. ^[9]

• Список микроархитектур процессоров Intel