Покрытие неисправностей

Покрытие неисправностей относится к проценту некоторого типа неисправности , который может быть обнаружен во время испытания любой инженерной системы. Высокое покрытие неисправностей особенно ценно во время производственного испытания, и для его увеличения используются такие методы, как Design For Test (DFT) и автоматическая генерация тестовых шаблонов .

Приложения

Цифровая электроника

В цифровой электронике покрытие неисправностей относится к покрытию застрявших неисправностей . ^[1] Оно измеряется путем установки каждого вывода аппаратной модели на логический «0» и логический «1» соответственно и запуска тестовых векторов. Если хотя бы один из выходов отличается от ожидаемого, говорят, что неисправность обнаружена. Концептуально, общее количество запусков моделирования в два раза больше количества выводов (поскольку каждый вывод застрял одним из двух способов, и обе неисправности должны быть обнаружены). Однако существует множество оптимизаций, которые могут сократить необходимые вычисления. В частности, часто многие невзаимодействующие неисправности могут быть смоделированы за один запуск, и каждое моделирование может быть прекращено, как только будет обнаружена неисправность.

Тест покрытия неисправностей считается пройденным, когда может быть обнаружен по крайней мере указанный процент всех возможных неисправностей. Если он не пройден, возможны по крайней мере три варианта. Во-первых, проектировщик может расширить или иным образом улучшить набор векторов, возможно, используя более эффективный инструмент автоматической генерации тестовых шаблонов . Во-вторых, схема может быть переопределена для лучшей обнаруживаемости неисправностей (улучшенная управляемость и наблюдаемость). В-третьих, проектировщик может просто принять более низкое покрытие.

Смотрите также

Ссылки

^ Уильямс, Томас В.; Сантер, Стивен К. (2000). Как следует определять покрытие неисправностей? . 18-й симпозиум IEEE VLSI Test (VTS 2000), 30 апреля - 4 мая 2000 г., Монреаль, Канада. стр. 325–328 . doi :10.1109/VTS.2000.10003.

Внешние ссылки

Симулятор неисправностей на уровне вентилей PROOFS для некоммерческих образовательных учреждений от Университета Иллинойса
Бесплатный иерархический симулятор неисправностей AUSIM от Университета Оберна

[1] Уильямс, Томас В.; Сантер, Стивен К. (2000). Как следует определять покрытие неисправностей? . 18-й симпозиум IEEE VLSI Test (VTS 2000), 30 апреля - 4 мая 2000 г., Монреаль, Канада. стр. 325–328 . doi :10.1109/VTS.2000.10003.