ФО4

Мера времени, используемая в цифровых технологиях КМОП

В цифровой электронике коэффициент разветвления 4 — это мера времени, используемая в цифровых КМОП -технологиях: задержка затвора компонента с коэффициентом разветвления 4.

Выходной поток = C _{нагрузки} / C _входа , где

C _load = общая емкость затвора МОП , управляемая рассматриваемым логическим вентилем

C _in = емкость затвора МОП рассматриваемого логического вентиля

В качестве метрики задержки один FO4 представляет собой задержку инвертора , управляемого инвертором в 4 раза меньшим, чем он сам, и управляющего инвертором в 4 раза большим, чем он сам. Оба условия необходимы, поскольку время нарастания/спада входного сигнала влияет на задержку, а также на выходную нагрузку.

FO4 обычно используется в качестве метрики задержки, поскольку такая нагрузка обычно наблюдается в случае суженных буферов, управляющих большими нагрузками, и приблизительно в любом логическом вентиле логического пути, рассчитанного на минимальную задержку. Кроме того, для большинства технологий оптимальное разветвление для таких буферов обычно варьируется от 2,7 до 5,3. ^[1]

Ответом на каноническую задачу является веер из 4, который сформулирован следующим образом: при заданном инверторе фиксированного размера, малом по сравнению с фиксированной большой нагрузкой, минимизируйте задержку в управлении большой нагрузкой. После некоторых математических вычислений можно показать, что минимальная задержка достигается, когда нагрузка управляется цепочкой из N инверторов, каждый последующий инвертор примерно в 4 раза больше предыдущего; N ~ log ₄ (C _load /C _in ) ^{[ требуется цитата ]} .

При отсутствии паразитных емкостей (емкости диффузии стока и емкости проводов) результатом является «веер из e» (теперь N ~ ln(C _load /C _in ).

Если сама нагрузка невелика, то использование вентилятора из 4 масштабирований в последовательных логических каскадах не имеет смысла. В этих случаях транзисторы минимального размера могут быть быстрее.

Поскольку масштабируемые технологии изначально быстрее (в абсолютном выражении), производительность схемы можно более справедливо сравнивать, используя веер из 4 в качестве метрики. Например, учитывая два 64-битных сумматора, один из которых реализован по технологии 0,5 мкм, а другой — по технологии 90 нм, было бы несправедливо утверждать, что сумматор 90 нм лучше с точки зрения схем и архитектуры только потому, что у него меньше задержка. Сумматор 90 нм может быть быстрее только из-за его изначально более быстрых устройств. Чтобы сравнить архитектуру сумматора и конструкцию схемы, более справедливо нормализовать задержку каждого сумматора по задержке одного инвертора FO4.

Время FO4 для технологии в пять раз больше ее постоянной времени RC τ; поэтому 5·τ = FO4. ^[2]

Некоторые примеры высокочастотных процессоров с длинным конвейером и малой задержкой на этапе: IBM Power6 имеет конструкцию с задержкой цикла 13 FO4; ^[3] тактовый период Intel Pentium 4 на частоте 3,4 ГГц оценивается в 16,3 FO4. ^[4]

Смотрите также

Ссылки

^ Хоровиц, Марк; Харрис, Дэвид; Хо, Рон; Вэй, Гу-Ён. «Метрика задержки инвертора Fanout-of-4». CiteSeerX 10.1.1.68.831 . {{cite journal}}: Цитировать журнал требует |journal=( помощь )
^ Харрис, Д.; Сазерленд, И. (2003). «Логическое усилие сумматоров с переносом». Тридцать седьмая Асиломарская конференция по сигналам, системам и компьютерам, 2003. стр. 873–878. doi :10.1109/ACSSC.2003.1292037. ISBN 0-7803-8104-1. S2CID 7880203.
^ Костенко, Наталья. "IBM POWER6 Processor and Systems" (PDF) . Получено 29 ноября 2013 г. .
^ "В этом документе подробно описывается взаимосвязь между метриками задержки устройства CV/I, метриками задержки затвора инвертора fan-out-of-4 (FO4) и тенденциями тактовой частоты высокопроизводительного микропроцессора" (PDF) . Рабочая группа по технологиям проектирования США; ITRS. 2003. Архивировано из оригинала (PDF) 3 декабря 2013 г. . Получено 29 ноября 2013 г. .

Внешние ссылки

Повторное рассмотрение логического усилия
Пересмотр метрики FO4 // RWT, 15 августа 2002 г.
Дэвид Харрис, Слайды о логическом усилии – с кратким примером проектирования с использованием инверторов FO4 (стр. 19).
М. С. Хришикеш, Оптимальная логическая глубина на каскад конвейера составляет от 6 до 8 задержек инвертора FO4 // Новости компьютерной архитектуры ACM SIGARCH. Том 30. № 2. IEEE Computer Society, 2002

[1] Хоровиц, Марк; Харрис, Дэвид; Хо, Рон; Вэй, Гу-Ён. «Метрика задержки инвертора Fanout-of-4». CiteSeerX 10.1.1.68.831 . {{cite journal}}: Цитировать журнал требует |journal=( помощь )

[2] Харрис, Д.; Сазерленд, И. (2003). «Логическое усилие сумматоров с переносом». Тридцать седьмая Асиломарская конференция по сигналам, системам и компьютерам, 2003. стр. 873–878. doi :10.1109/ACSSC.2003.1292037. ISBN 0-7803-8104-1. S2CID 7880203.

[3] Костенко, Наталья. "IBM POWER6 Processor and Systems" (PDF) . Получено 29 ноября 2013 г. .

[4] "В этом документе подробно описывается взаимосвязь между метриками задержки устройства CV/I, метриками задержки затвора инвертора fan-out-of-4 (FO4) и тенденциями тактовой частоты высокопроизводительного микропроцессора" (PDF) . Рабочая группа по технологиям проектирования США; ITRS. 2003. Архивировано из оригинала (PDF) 3 декабря 2013 г. . Получено 29 ноября 2013 г. .