Моделирование электронных схем

Моделирование электронных схем использует математические модели для воспроизведения поведения реального электронного устройства или схемы. Программное обеспечение для моделирования позволяет моделировать работу схемы и является бесценным инструментом анализа. Благодаря своей высокоточной возможности моделирования многие колледжи и университеты используют этот тип программного обеспечения для обучения электронщиков и программ по электронной инженерии . Программное обеспечение для моделирования электроники вовлекает своих пользователей, интегрируя их в процесс обучения. Эти виды взаимодействия активно вовлекают учащихся в анализ, синтез, организацию и оценку контента и приводят к тому, что учащиеся создают свои собственные знания. ^[1]

Моделирование поведения схемы до ее фактического создания может значительно повысить эффективность проектирования, делая неисправные конструкции известными как таковые и предоставляя понимание поведения электронных схем. В частности, для интегральных схем инструмент ( фотошаблоны ) дорог, макетные платы непрактичны, а исследование поведения внутренних сигналов чрезвычайно сложно. Поэтому почти все проектирование ИС в значительной степени опирается на моделирование. Наиболее известным аналоговым симулятором является SPICE. Вероятно, наиболее известными цифровыми симуляторами являются те, которые основаны на Verilog и VHDL .

Некоторые симуляторы электроники интегрируют редактор схем , механизм симуляции и экранный дисплей формы сигнала (см. Рисунок 1), что позволяет разработчикам быстро изменять смоделированную схему и видеть, как изменения влияют на выход. Они также обычно содержат обширные библиотеки моделей и устройств. Эти модели обычно включают в себя модели транзисторов, специфичные для ИС, такие как BSIM, общие компоненты, такие как резисторы , конденсаторы , индукторы и трансформаторы , определяемые пользователем модели (такие как управляемые источники тока и напряжения или модели в Verilog-A или VHDL-AMS ). Проектирование печатных плат (PCB) также требует определенных моделей, таких как линии передачи для трасс и модели IBIS для приводной и приемной электроники.

Хотя существуют строго аналоговые ^[2] симуляторы электронных схем, популярные симуляторы часто включают в себя возможности как аналогового, так и событийно-управляемого цифрового моделирования ^[3] и известны как симуляторы смешанного режима или смешанных сигналов, если они могут моделировать оба одновременно. ^[4] Весь анализ смешанных сигналов может быть выполнен с помощью одной интегрированной схемы. Все цифровые модели в симуляторах смешанного режима обеспечивают точную спецификацию времени распространения и задержек времени нарастания/спада.

Алгоритм , управляемый событиями, предоставляемый симуляторами смешанного режима, является универсальным и поддерживает нецифровые типы данных. Например, элементы могут использовать действительные или целые значения для имитации функций DSP или фильтров выборочных данных. Поскольку алгоритм, управляемый событиями, быстрее стандартного решения матрицы SPICE, время моделирования значительно сокращается для схем, которые используют модели, управляемые событиями, вместо аналоговых моделей. ^[5]

Моделирование в смешанном режиме выполняется на трех уровнях: с примитивными цифровыми элементами, которые используют модели синхронизации и встроенный цифровой логический симулятор с 12 или 16 состояниями, с моделями подсхем, которые используют фактическую топологию транзисторов интегральной схемы , и, наконец, с встроенными выражениями булевой логики .

Точные представления используются в основном при анализе проблем с линиями передачи и целостностью сигналов , где требуется тщательный осмотр характеристик ввода-вывода ИС. Булевы логические выражения — это функции без задержек, которые используются для обеспечения эффективной обработки логического сигнала в аналоговой среде. Эти два метода моделирования используют SPICE для решения проблемы, в то время как третий метод, цифровые примитивы, использует возможности смешанного режима. Каждый из этих методов имеет свои достоинства и целевые приложения. Фактически, многие симуляции (особенно те, которые используют технологию АЦП) требуют комбинации всех трех подходов. Ни один подход в отдельности не является достаточным.

Другой тип моделирования, используемый в основном для силовой электроники, представляет собой кусочно-линейные ^[6] алгоритмы. Эти алгоритмы используют аналоговое (линейное) моделирование до тех пор, пока силовой электронный переключатель не изменит свое состояние. В это время рассчитывается новая аналоговая модель, которая будет использоваться для следующего периода моделирования. Эта методология значительно повышает скорость и стабильность моделирования. ^[7]

Изменения процесса происходят при изготовлении конструкции , и симуляторы схем часто не учитывают эти изменения. Эти изменения могут быть небольшими, но в совокупности они могут значительно изменить выход чипа.

Также можно моделировать изменение температуры, чтобы имитировать работу схемы в различных температурных диапазонах. ^[8]

Распространенным методом моделирования систем линейных цепей является использование матриц проводимости или матриц Y. Метод включает моделирование отдельных линейных компонентов в виде матрицы проводимости N-портов, вставку матрицы Y компонента в матрицу узловой проводимости цепей , установку оконечной нагрузки портов в узлах, содержащих порты, исключение портов без узлов с помощью редукции Крона , преобразование окончательной матрицы Y в матрицу S или Z по мере необходимости и извлечение требуемых измерений из матрицы Y, Z и/или S.

Фильтр Чебышева пятого порядка сопротивлением 50 Ом с неравномерностью полосы пропускания 1 дБ и частотой среза 1 ГГц, разработанный с использованием топологии Чебышева-Кауара и последующего масштабирования импеданса и частоты, создает элементы, показанные в таблице и на схеме Micro-cap ниже.

В таблице выше представлен список идеальных элементов для моделирования вместе с узлами для моделирования. Далее каждый элемент без порта должен быть преобразован в модель параметров Y 2X2 для каждой частоты, которая будет смоделирована. Для этого примера выбрана частота 1 ГГц.

Элементы, подключенные к узлу 0, узлу заземления, не требуют расчета соответствующих им Y12 или Y21 и показаны в таблице как «н/д».

Следует помнить, что в то время как идеальные индукторные и конденсаторные модалы состоят из очень простых моделей 2x2, где Y11 = Y22 = -Y12 = -Y21, большинство реальных элементов не могут быть смоделированы так просто. Например, с линиями передачи и реальными моделями индукторных и конденсаторных элементов Y11 != -Y12, а для некоторых более сложных пассивных асимметричных элементов Y11 != Y22. Для многих активных линейных устройств, таких как операционные усилители , Y12 != Y21. Поэтому пример в этом разделе использует независимые Y11, Y12, Y21 и Y22 для иллюстрации процессов моделирования, которые применяются к более сложным реальным устройствам.

Каждый параметр элемента Y вставляется в матрицу узловой проводимости путем их суммирования в узлах, к которым они присоединены, в соответствии с приведенными ниже правилами. ^[9]

• Y11 суммируется в узле nxn по диагонали, где n — узел, к которому присоединен первый штифт, штифт 1.

Если второй узел не равен 0, то есть не является землей:

• Y22 суммируется в узле mxm на диагонали, где m — узел, к которому присоединен второй штифт, штифт 2.
• Y12 суммируется в местоположении узла nxm
• Y21 суммируется в местоположении узла mxn

В таблице ниже показаны параметры элемента Чебышева 2x2 Y, суммированные в соответствующих местах.

Для моделирования фильтра на частоте 1 ГГц или любой другой частоте параметры элемента Y должны быть преобразованы в числовые записи с использованием моделей параметров Y, соответствующих установленному элементу. Для идеальных индукторов и конденсаторов достаточно известных Y11 = Y22 = -Y12 = -Y21 = для индукторов и Y11 = Y22 = -Y12 = -Y21 = для конденсаторов. Числовое преобразование показано в таблице ниже.${\displaystyle j2\пи фЛ}$${\displaystyle -j/(2\pi fC)}$

Поскольку порты подключены только к узлу 1 и узлу 4, узлы 2 и 3 необходимо удалить с помощью сокращения Крона . В таблице ниже показана сокращенная матрица параметров Y примера моделирования фильтра Чебышева после исключения узлов 2 и 4. Узлы сокращенной таблицы перенумерованы в 1 и 2.

Поскольку частотная характеристика Чебышева наблюдается из матрицы параметров S, а именно |S12|, следующим шагом является преобразование матрицы параметров Y в матрицу параметров S, используя хорошо известные преобразования матрицы Y в матрицу S, используя импеданс порта в качестве характеристического импеданса (или характеристической проводимости) для каждого узла.

Моделируемые параметры S также позволяют выполнять полезную постмоделирующую обработку таких параметров, как групповая задержка и фазовая задержка .

Поскольку ожидается, что частотная характеристика Чебышева будет наблюдаться в |S12| как равноволновая характеристика 1 дБ от 0 до 1 ГГц, комплексные записи параметров S необходимо преобразовать в их соответствующие величины, используя стандарт .${\displaystyle |S_{ij}|={\sqrt {S_{ij{\text{ real}}}^{2}+S_{ij{\text{ imag}}}^{2}}}}$

На этом этапе может быть полезно провести несколько быстрых проверок достоверности. Поскольку в примере фильтра Чебышева требуется затухание -1 дБ на частоте среза 1 ГГц, ожидается, что |S12| на частоте 1 ГГц составит -1 дБ. Кроме того, поскольку все элементы моделирования не содержат потерь, известное соотношение |S ₁₁ | ² +|S ₁₂ | ² = 1 ^[10] применимо на всех частотах, включая 1 ГГц.

Окончательный тест на валидность для примера заключается в моделировании частотной характеристики фильтра Чебышева через весь полезный диапазон, который для этого случая будет взят от 100 МГц до 5 ГГц. Этот диапазон должен позволять просматривать равноволнистую |S12| полосы пропускания между 0 и -1 дБ, довольно крутую полосу заграждения |S12|, спадающую на 1 ГГц, и равноволнистую |S12| при ожидаемых пиковых значениях 20log10(.4535...) = -6.86825 дБ.

Поскольку все результаты моделирования соответствуют ожидаемым, подтверждается, что пример моделирования фильтра Чебышева является правильным.

Поскольку параметры S требуют терминации на всех моделируемых узлах, моделирование значения параметра S для нетерминированных узлов, таких как внутренние узлы сети, технически не поддерживается. Однако размещение резистивной терминации на нетерминированных узлах, которая достаточно велика, чтобы не вносить никакой значимой ошибки, чтобы сделать узлы терминированными, достаточно для точной имитации узла. Например, два внутренних узла, которые были исключены выше, могли бы альтернативно иметь порт 1e+09 Ом, присоединенный к ним, поэтому вместо использования редукции Крона для исключения узлов, узлы могли бы быть точно смоделированы с чрезмерно большими резистивными портами.

Если входной источник сети — это идеальный источник напряжения без сопротивления, то приведенный выше пример можно заставить работать, включив достаточно малое сопротивление порта, чтобы не вносить никакой значимой ошибки. Например, порт с сопротивлением 1e-09 в сети, которая в другом месте заканчивается на 50 Ом, будет моделировать идеальный источник с достаточной точностью.

Поскольку приведенный выше пример имитирует параметры S, необходимо еще одно преобразование для получения передаточной функции из параметров S. Преобразование выглядит следующим образом: [ ^10]${\displaystyle {\frac {V_{i}}{V_{j}}}={\frac {S_{ij}}{2}}{\sqrt {\frac {R_{j}}{R_{i}}}},{\text{ }}i\neq j}$

• WCCA Простое сравнение различных методов
• Моделирование электронных схем в проекте Open Directory