Задержка CAS

Задержка между командой чтения данных и доступностью данных в оперативной памяти компьютера

Задержка строба адреса столбца , также называемая задержкой CAS или CL , представляет собой задержку в тактовых циклах между командой READ и моментом, когда данные становятся доступными. ^[1]^[2] В асинхронной DRAM интервал указывается в наносекундах (абсолютное время). ^[3] В синхронной DRAM интервал указывается в тактовых циклах. Поскольку задержка зависит от количества тиков часов, а не от абсолютного времени, фактическое время ответа модуля SDRAM на событие CAS может различаться между использованиями одного и того же модуля, если тактовая частота отличается.

Фон работы ОЗУ

Динамическая RAM организована в прямоугольный массив. Каждая строка выбирается горизонтальной линией слов . Отправка логического высокого сигнала по данной строке включает MOSFET, присутствующие в этой строке, подключая каждый накопительный конденсатор к соответствующей ему вертикальной битовой линии . Каждая битовая линия подключена к усилителю считывания , который усиливает небольшое изменение напряжения, производимое накопительным конденсатором. Затем этот усиленный сигнал выводится из микросхемы DRAM, а также возвращается обратно по битовой линии для обновления строки.

Когда ни одна строка слова не активна, массив находится в состоянии ожидания, а битовые строки удерживаются в предварительно заряженном ^[4] состоянии с напряжением посередине между высоким и низким. Этот неопределенный сигнал отклоняется в сторону высокого или низкого уровня с помощью накопительного конденсатора, когда строка становится активной.

Для доступа к памяти необходимо сначала выбрать строку и загрузить ее в усилители считывания. Затем эта строка становится активной, и к столбцам можно получить доступ для чтения или записи.

Задержка CAS — это задержка между временем, когда адрес столбца и строб-сигнал адреса столбца подаются в модуль памяти, и временем, когда соответствующие данные становятся доступными модулем памяти. Нужная строка уже должна быть активна; если это не так, требуется дополнительное время.

Например, типичный модуль памяти SDRAM объемом 1 ГиБ может содержать восемь отдельных одногибибитных чипов DRAM, каждый из которых предлагает 128 МБ дискового пространства. Каждый чип разделен внутри на восемь банков по 2 ²⁷ =128 МБ , каждый из которых составляет отдельный массив DRAM. Каждый банк содержит 2 ¹⁴ =16384 строки по 2 ¹³ =8192 бит каждая. Доступ к одному байту памяти (из каждого чипа; всего 64 бита из всего DIMM) осуществляется путем предоставления 3-битного номера банка, 14-битного адреса строки и 13-битного адреса столбца. ^[^{необходима цитата}^]

Влияние на скорость доступа к памяти

При использовании асинхронной DRAM доступ к памяти осуществлялся контроллером памяти на шине памяти на основе установленного времени, а не часов, и был отделен от системной шины. ^{[3] Однако} синхронная DRAM имеет задержку CAS, которая зависит от тактовой частоты. Соответственно, задержка CAS модуля памяти SDRAM указывается в тактах часов, а не в абсолютном времени. ^{[ необходима цитата ]}

Поскольку модули памяти имеют несколько внутренних банков, и данные могут выводиться из одного во время задержки доступа для другого, выходные контакты могут быть заняты на 100% независимо от задержки CAS посредством конвейеризации ; максимально достижимая пропускная способность определяется исключительно тактовой частотой. К сожалению, эта максимальная пропускная способность может быть достигнута только в том случае, если адрес данных для считывания известен достаточно давно; если адрес данных, к которым осуществляется доступ, непредсказуем, могут возникнуть остановки конвейера , что приведет к потере пропускной способности. Для полностью неизвестного доступа к памяти (AKA Случайный доступ) соответствующая задержка — это время закрытия любой открытой строки плюс время открытия нужной строки, за которым следует задержка CAS для чтения данных из нее. Однако из-за пространственной локальности обычно осуществляется доступ к нескольким словам в одной строке. В этом случае задержка CAS определяет только прошедшее время.

Поскольку задержки CAS современных модулей DRAM указываются в тактах вместо времени, при сравнении задержек на разных тактовых частотах задержки должны быть переведены в абсолютное время, чтобы сделать справедливое сравнение; более высокая численная задержка CAS может все еще быть меньшим временем, если часы быстрее. Аналогично, модуль памяти, который разогнан ниже тактовой частоты, может иметь уменьшенное количество циклов задержки CAS, чтобы сохранить то же время задержки CAS. ^{[ необходима цитата ]}

ОЗУ с двойной скоростью передачи данных (DDR) выполняет две передачи за тактовый цикл, и обычно описывается этой скоростью передачи. Поскольку задержка CAS указывается в тактовых циклах, а не передачах (которые происходят как на восходящих, так и на нисходящих фронтах тактового сигнала), важно убедиться, что для вычисления времени задержки CAS используется именно тактовая частота (половина скорости передачи). ^{[ необходима цитата ]}

Другим усложняющим фактором является использование пакетных передач. Современный микропроцессор может иметь размер строки кэша 64 байта, требуя для заполнения восемь передач из 64-битной (восемь байт) памяти. Задержка CAS может точно измерить только время передачи первого слова памяти; время передачи всех восьми слов также зависит от скорости передачи данных. К счастью, процессору обычно не нужно ждать все восемь слов; пакет обычно отправляется в порядке критического слова в первую очередь, и первое критическое слово может быть использовано микропроцессором немедленно.

В таблице ниже скорости передачи данных указаны в миллионах передач в секунду (МТ/с), а тактовые частоты указаны в МГц (миллионах циклов в секунду).

Примеры тайминга памяти

Примеры синхронизации памяти (только задержка CAS) ^{[ необходима ссылка ]}^{[ оригинальное исследование? ]}
Поколение	Тип	Скорость передачи данных	Время передачи ^[а]	Скорость команды ^[б]	Время цикла ^[c]	Задержка CAS	Первое слово ^[д]	Четвертое слово ^[д]	Восьмое слово ^[д]
SDRAM	ПК100	100 МТ/с	10.000 нс	100 МГц	10.000 нс	2	20.00 нс	50.00 нс	90.00 нс
SDRAM	ПК133	133 МТ/с	7.500 нс	133 МГц	7.500 нс	3	22,50 нс	45.00 нс	75.00 нс
DDR-SDRAM-память	ДДР-333	333 МТ/с	3.000 нс	166 МГц	6.000 нс	2.5	15.00 нс	24.00 нс	36.00 нс
	ДДР-400	400 МТ/с	2.500 нс	200 МГц	5.000 нс	3	15.00 нс	22,50 нс	32,50 нс
						2.5	12.50 нс	20.00 нс	30.00 нс
						2	10.00 нс	17.50 нс	27,50 нс
DDR2 SDRAM	DDR2-400	400 МТ/с	2.500 нс	200 МГц	5.000 нс	4	20.00 нс	27,50 нс	37,50 нс
	DDR2-400	400 МТ/с	2.500 нс	200 МГц	5.000 нс	3	15.00 нс	22,50 нс	32,50 нс
	DDR2-533	533 МТ/с	1,875 нс	266 МГц	3.750 нс	4	15.00 нс	20,63 нс	28,13 нс
	DDR2-533	533 МТ/с	1,875 нс	266 МГц	3.750 нс	3	11,25 нс	16,88 нс	24,38 нс
	DDR2-667	667 МТ/с	1.500 нс	333 МГц	3.000 нс	5	15.00 нс	19.50 нс	25,50 нс
	DDR2-667	667 МТ/с	1.500 нс	333 МГц	3.000 нс	4	12.00 нс	16.50 нс	22,50 нс
	DDR2-800	800 МТ/с	1.250 нс	400 МГц	2.500 нс	6	15.00 нс	18,75 нс	23,75 нс
						5	12.50 нс	16,25 нс	21,25 нс
						4.5	11,25 нс	15.00 нс	20.00 нс
						4	10.00 нс	13,75 нс	18,75 нс
	DDR2-1066	1066 МТ/с	0,938 нс	533 МГц	1,875 нс	7	13.13 нс	15,94 нс	19,69 нс
						6	11,25 нс	14.06 нс	17,81 нс
						5	9,38 нс	12.19 нс	15,94 нс
						4.5	8,44 нс	11,25 нс	15.00 нс
						4	7,50 нс	10.31 нс	14.06 нс
DDR3 SDRAM	DDR3-1066	1066 МТ/с	0,938 нс	533 МГц	1,875 нс	7	13.13 нс	15,94 нс	19,69 нс
	DDR3-1333	1333 МТ/с	0,750 нс	666 МГц	1.500 нс	9	13,50 нс	15,75 нс	18,75 нс
						8	12.00 нс	14,25 нс	17,25 нс
						7	10,50 нс	12,75 нс	15,75 нс
						6	9.00 нс	11,25 нс	14,25 нс
	DDR3-1375	1375 МТ/с	0,727 нс	687 МГц	1,455 нс	5	7,27 нс	9,45 нс	12,36 нс
	DDR3-1600	1600 МТ/с	0,625 нс	800 МГц	1.250 нс	11	13,75 нс	15,63 нс	18.13 нс
						10	12.50 нс	14,38 нс	16,88 нс
						9	11,25 нс	13.13 нс	15,63 нс
						8	10.00 нс	11,88 нс	14,38 нс
						7	8,75 нс	10,63 нс	13.13 нс
						6	7,50 нс	9,38 нс	11,88 нс
	DDR3-1866	1866 МТ/с	0,536 нс	933 МГц	1.071 нс	10	10,71 нс	12.32 нс	14,46 нс
						9	9,64 нс	11,25 нс	13,39 нс
						8	8,57 нс	10,18 нс	12.32 нс
	DDR3-2000	2000 МТ/с	0,500 нс	1000 МГц	1.000 нс	9	9.00 нс	10,50 нс	12.50 нс
	DDR3-2133	2133 МТ/с	0,469 нс	1066 МГц	0,938 нс	12	11,25 нс	12,66 нс	14,53 нс
						11	10.31 нс	11,72 нс	13,59 нс
						10	9,38 нс	10,78 нс	12,66 нс
						9	8,44 нс	9,84 нс	11,72 нс
						8	7,50 нс	8,91 нс	10,78 нс
						7	6,56 нс	7,97 нс	9,84 нс
	DDR3-2200	2200 МТ/с	0,455 нс	1100 МГц	0,909 нс	7	6,36 нс	7,73 нс	9,55 нс
	DDR3-2400	2400 МТ/с	0,417 нс	1200 МГц	0,833 нс	13	10,83 нс	12.08 нс	13,75 нс
						12	10.00 нс	11,25 нс	12,92 нс
						11	9,17 нс	10,42 нс	12.08 нс
						10	8,33 нс	9,58 нс	11,25 нс
						9	7,50 нс	8,75 нс	10,42 нс
	DDR3-2600	2600 МТ/с	0,385 нс	1300 МГц	0,769 нс	11	8,46 нс	9,62 нс	11.15 нс
	DDR3-2666	2666 МТ/с	0,375 нс	1333 МГц	0,750 нс	15	11,25 нс	12,38 нс	13,88 нс
						13	9,75 нс	10,88 нс	12,38 нс
						12	9.00 нс	10.13 нс	11,63 нс
						11	8,25 нс	9,38 нс	10,88 нс
	DDR3-2800	2800 МТ/с	0,357 нс	1400 МГц	0,714 нс	16	11,43 нс	12.50 нс	13,93 нс
						12	8,57 нс	9,64 нс	11.07 нс
						11	7,86 нс	8,93 нс	10,36 нс
	DDR3-2933	2933 МТ/с	0,341 нс	1466 МГц	0,682 нс	12	8,18 нс	9.20 нс	10,57 нс
	DDR3-3000	3000 МТ/с	0,333 нс	1500 МГц	0,667 нс	12	8.00 нс	9.00 нс	10,33 нс
	DDR3-3100	3100 МТ/с	0,323 нс	1550 МГц	0,645 нс	12	7,74 нс	8,71 нс	10.00 нс
	DDR3-3200	3200 МТ/с	0,313 нс	1600 МГц	0,625 нс	16	10.00 нс	10,94 нс	12.19 нс
	DDR3-3300	3300 МТ/с	0,303 нс	1650 МГц	0,606 нс	16	9,70 нс	10,61 нс	11,82 нс
DDR4 SDRAM
	DDR4-1600	1600 МТ/с	0,625 нс	800 МГц	1.250 нс	12	15.00 нс	16,88 нс	19,38 нс
						11	13,75 нс	15,63 нс	18.13 нс
						10	12.50 нс	14,38 нс	16,88 нс
	DDR4-1866	1866 МТ/с	0,536 нс	933 МГц	1.071 нс	14	15.00 нс	16,61 нс	18,75 нс
						13	13,93 нс	15,54 нс	17,68 нс
						12	12,86 нс	14,46 нс	16,61 нс
	DDR4-2133	2133 МТ/с	0,469 нс	1066 МГц	0,938 нс	16	15.00 нс	16.41 нс	18,28 нс
						15	14.06 нс	15,47 нс	17,34 нс
						14	13.13 нс	14,53 нс	16.41 нс
	DDR4-2400	2400 МТ/с	0,417 нс	1200 МГц	0,833 нс	17	14.17 нс	15,42 нс	17.08 нс
						16	13,33 нс	14,58 нс	16,25 нс
						15	12.50 нс	13,75 нс	15,42 нс
	DDR4-2666	2666 МТ/с	0,375 нс	1333 МГц	0,750 нс	19	14,25 нс	15,38 нс	16,88 нс
						17	12,75 нс	13,88 нс	15,38 нс
						16	12.00 нс	13.13 нс	14,63 нс
						15	11,25 нс	12,38 нс	13,88 нс
						13	9,75 нс	10,88 нс	12,38 нс
	DDR4-2800	2800 МТ/с	0,357 нс	1400 МГц	0,714 нс	17	12.14 нс	13.21 нс	14,64 нс
						16	11,43 нс	12.50 нс	13,93 нс
						15	10,71 нс	11,79 нс	13.21 нс
						14	10.00 нс	11.07 нс	12.50 нс
	DDR4-3000	3000 МТ/с	0,333 нс	1500 МГц	0,667 нс	17	11.33 нс	12.33 нс	13,67 нс
						16	10,67 нс	11,67 нс	13.00 нс
						15	10.00 нс	11.00 нс	12.33 нс
						14	9,33 нс	10,33 нс	11,67 нс
	DDR4-3200	3200 МТ/с	0,313 нс	1600 МГц	0,625 нс	16	10.00 нс	10,94 нс	12.19 нс
						15	9,38 нс	10.31 нс	11,56 нс
						14	8,75 нс	9,69 нс	10,94 нс
	DDR4-3300	3300 МТ/с	0,303 нс	1650 МГц	0,606 нс	16	9,70 нс	10,61 нс	11,82 нс
	DDR4-3333	3333 МТ/с	0,300 нс	1666 МГц	0,600 нс	16	9,60 нс	10,50 нс	11,70 нс
	DDR4-3400	3400 МТ/с	0,294 нс	1700 МГц	0,588 нс	16	9,41 нс	10,29 нс	11,47 нс
	DDR4-3400	3400 МТ/с	0,294 нс	1700 МГц	0,588 нс	14	8,24 нс	9.12 нс	10,29 нс
	DDR4-3466	3466 МТ/с	0,288 нс	1733 МГц	0,577 нс	18	10,38 нс	11,25 нс	12.40 нс
						17	9,81 нс	10,67 нс	11,83 нс
						16	9,23 нс	10.10 нс	11,25 нс
	DDR4-3533	3533 МТ/с	0,283 нс	1766 МГц	0,566 нс	16	9,06 нс	9,91 нс	11.04 нс
	DDR4-3533	3533 МТ/с	0,283 нс	1766 МГц	0,566 нс	15	8,49 нс	9,34 нс	10,47 нс
	DDR4-3600	3600 МТ/с	0,278 нс	1800 МГц	0,556 нс	19	10,56 нс	11,39 нс	12.50 нс
						18	10.00 нс	10,83 нс	11,94 нс
						17	9,44 нс	10,28 нс	11,39 нс
						16	8,89 нс	9,72 нс	10,83 нс
						15	8,33 нс	9,17 нс	10,28 нс
						14	7,78 нс	8,61 нс	9,72 нс
	DDR4-3733	3733 МТ/с	0,268 нс	1866 МГц	0,536 нс	17	9.11 нс	9,91 нс	10,98 нс
	DDR4-3866	3866 МТ/с	0,259 нс	1933 МГц	0,517 нс	18	9,31 нс	10.09 нс	11.12 нс
	DDR4-4000	4000 МТ/с	0,250 нс	2000 МГц	0,500 нс	19	9,50 нс	10,25 нс	11,25 нс
						18	9.00 нс	9,75 нс	10,75 нс
						17	8,50 нс	9,25 нс	10,25 нс
						16	8.00 нс	8,75 нс	9,75 нс
	DDR4-4133	4133 МТ/с	0,242 нс	2066 МГц	0,484 нс	19	9,19 нс	9,92 нс	10,89 нс
	DDR4-4200	4200 МТ/с	0,238 нс	2100 МГц	0,476 нс	19	9,05 нс	9,76 нс	10,71 нс
	DDR4-4266	4266 МТ/с	0,234 нс	2133 МГц	0,469 нс	19	8,91 нс	9,61 нс	10,55 нс
						18	8,44 нс	9,14 нс	10.08 нс
						17	7,97 нс	8,67 нс	9,61 нс
						16	7,50 нс	8.20 нс	9,14 нс
	DDR4-4400	4400 МТ/с	0,227 нс	2200 МГц	0,454 нс	19	8,64 нс	9,32 нс	10,23 нс
						18	8,18 нс	8,86 нс	9,77 нс
						17	7,73 нс	8,41 нс	9,32 нс
	DDR4-4600	4600 МТ/с	0,217 нс	2300 МГц	0,435 нс	19	8,26 нс	8,91 нс	9,78 нс
	DDR4-4600	4600 МТ/с	0,217 нс	2300 МГц	0,435 нс	18	7,82 нс	8,48 нс	9,35 нс
	DDR4-4800	4800 МТ/с	0,208 нс	2400 МГц	0,417 нс	20	8,33 нс	8,96 нс	9,79 нс
	DDR4-4800	4800 МТ/с	0,208 нс	2400 МГц	0,417 нс	19	7,92 нс	8,54 нс	9,38 нс
DDR5 SDRAM
	DDR5-4800	4800 МТ/с	0,208 нс	2400 МГц	0,417 нс	40	16,67 нс	17,29 нс	18.13 нс
						38	15,83 нс	16.46 нс	17,29 нс
						36	15.00 нс	15,63 нс	16.46 нс
						34	14.17 нс	14,79 нс	15,63 нс
	DDR5-5200	5200 МТ/с	0,192 нс	2600 МГц	0,385 нс	40	15,38 нс	15,96 нс	16,73 нс
						38	14,62 нс	15.19 нс	15,96 нс
						36	13,85 нс	14,42 нс	15.19 нс
						34	13.08 нс	13,65 нс	14,42 нс
	DDR5-5600	5600 МТ/с	0,179 нс	2800 МГц	0,357 нс	40	14,29 нс	14,82 нс	15,54 нс
						38	13,57 нс	14.11 нс	14,82 нс
						36	12,86 нс	13,39 нс	14.11 нс
						34	12.14 нс	12,68 нс	13,39 нс
						30	10,71 нс	11,25 нс	11,96 нс
	DDR5-6000	6000 МТ/с	0,167 нс	3000 МГц	0,333 нс	40	13,33 нс	13,83 нс	14.50 нс
						38	12,67 нс	13.17 нс	13,83 нс
						36	12.00 нс	12.50 нс	13.17 нс
						32	10,67 нс	11.17 нс	11,83 нс
						30	10.00 нс	10,50 нс	11.17 нс
	DDR5-6200	6200 МТ/с	0,161 нс	3100 МГц	0,323 нс	40	12.90 нс	13,39 нс	14.03 нс
						38	12,26 нс	12,74 нс	13,39 нс
						36	11,61 нс	12.10 нс	12,74 нс
	DDR5-6400	6400 МТ/с	0,156 нс	3200 МГц	0,313 нс	40	12.50 нс	12,97 нс	13,59 нс
						38	11,88 нс	12,34 нс	12,97 нс
						36	11,25 нс	11,72 нс	12,34 нс
						34	10,63 нс	11.09 нс	11,72 нс
						32	10.00 нс	10,47 нс	11.09 нс
	DDR5-6600	6600 МТ/с	0,152 нс	3300 МГц	0,303 нс	34	10.30 нс	10,76 нс	11,36 нс
Поколение	Тип	Скорость передачи данных	Время передачи	Скорость команды	Время цикла	Задержка CAS	Первое слово	Четвертое слово	Восьмое слово

Примечания

^ Время передачи = 1 / Скорость передачи данных.
^ Скорость передачи команд = Скорость передачи данных / 2 для двойной скорости передачи данных (DDR), Скорость передачи команд = Скорость передачи данных для одинарной скорости передачи данных (SDR).
^ Время цикла = 1 / Скорость передачи команд = 2 × Время передачи.
^ abc N- е слово = [(2 × Задержка CAS) + (N − 1)] × Время передачи.

Смотрите также

Тайминги памяти

Ссылки

↑ Стоукс, Джон «Ганнибал» (1998–2004). «Ars Technica RAM Guide Часть II: Асинхронная и синхронная DRAM». Ars Technica. Архивировано из оригинала 2012-11-01.
^ Джейкоб, Брюс Л. (10 декабря 2002 г.), Архитектуры, организации и альтернативные технологии синхронной DRAM (PDF) , Мэрилендский университет
^ ab Эволюция технологий памяти: обзор технологий системной памяти, HP, июль 2008 г.
^ Кит, Брент; Бейкер, Р. Джейкоб; Джонсон, Брайан; Лин, Фэн (4 декабря 2007 г.). Проектирование схем DRAM: фундаментальные и высокоскоростные темы. John Wiley & Sons. ISBN 978-0470184752.

Внешние ссылки

Таблица Google: сравнения временных характеристик памяти, введенные пользователем, и примеры временных характеристик памяти (только задержка CAS)
Таблица Google: Фактические тайминги оперативной памяти DDR4. Полная сравнительная таблица
PCSTATS: Пропускная способность памяти и время задержки
Как работает доступ к памяти
Руководство Тома по оборудованию: узкие тайминги против высоких тактовых частот
Понимание таймингов ОЗУ
AnandTech: все, что вы всегда хотели знать о памяти SDRAM, но боялись спросить

[5] Время передачи = 1 / Скорость передачи данных.

[6] Скорость передачи команд = Скорость передачи данных / 2 для двойной скорости передачи данных (DDR), Скорость передачи команд = Скорость передачи данных для одинарной скорости передачи данных (SDR).

[7] Время цикла = 1 / Скорость передачи команд = 2 × Время передачи.

[nthword-8] N- е слово = [(2 × Задержка CAS) + (N − 1)] × Время передачи.

[1] Стоукс, Джон «Ганнибал» (1998–2004). «Ars Technica RAM Guide Часть II: Асинхронная и синхронная DRAM». Ars Technica. Архивировано из оригинала 2012-11-01.

[umd-2] Джейкоб, Брюс Л. (10 декабря 2002 г.), Архитектуры, организации и альтернативные технологии синхронной DRAM (PDF) , Мэрилендский университет

[async-3] Эволюция технологий памяти: обзор технологий системной памяти, HP, июль 2008 г.

[4] Кит, Брент; Бейкер, Р. Джейкоб; Джонсон, Брайан; Лин, Фэн (4 декабря 2007 г.). Проектирование схем DRAM: фундаментальные и высокоскоростные темы. John Wiley & Sons. ISBN 978-0470184752.