Асинхронный массив простых процессоров

В этой статье есть несколько проблем. Помогите улучшить ее или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалять эти сообщения ) Данная статья содержит рекламный контент .Пожалуйста, помогите улучшить его, удалив рекламный язык и неуместные внешние ссылки , а также добавив энциклопедический текст, написанный с нейтральной точки зрения . ( Январь 2021 )( Узнайте, как и когда удалить это сообщение ) Эта статья написана в формате личных размышлений, личного эссе или аргументационного эссе , в котором излагаются личные чувства редактора Википедии или приводится оригинальный аргумент по теме.Пожалуйста, помогите улучшить его, переписав в энциклопедическом стиле . ( Январь 2021 )( Узнайте, как и когда удалить это сообщение ) Для проверки данной статьи необходимы дополнительные цитаты . Please help improve this article by adding citations to reliable sources. Unsourced material may be challenged and removed. Find sources: "Asynchronous array of simple processors" – news · newspapers · books · scholar · JSTOR (January 2021) (Learn how and when to remove this message) (Learn how and when to remove this message)

Архитектура асинхронного массива простых процессоров ( AsAP ) состоит из двумерного массива программируемых процессоров пониженной сложности с небольшими блоками памяти , соединенными реконфигурируемой ячеистой сетью . AsAP был разработан исследователями в Лаборатории вычислений VLSI (VCL) Калифорнийского университета в Дэвисе и обеспечивает высокую производительность и энергоэффективность, используя при этом относительно небольшую площадь схемы. Он был создан в 2006 году. ^[1]

Процессоры AsAP хорошо подходят для внедрения в будущих технологиях изготовления и тактируются в глобально асинхронном локально синхронном (GALS) режиме. Отдельные генераторы полностью останавливаются (только утечка) за 9 циклов, когда нет работы, и перезапускаются на полной скорости менее чем за один цикл после того, как работа доступна. Чип не требует кварцевых генераторов , контуров фазовой автоподстройки частоты , контуров автоподстройки частоты с задержкой , глобального тактового сигнала или любых глобальных сигналов, связанных с частотой или фазой.

Многопроцессорная архитектура использует параллелизм на уровне задач во многих сложных приложениях цифровой обработки сигналов (DSP) , а также вычисляет многие большие задачи с использованием мелкозернистого параллелизма.

AsAP использует несколько новых ключевых функций, четыре из которых:

• Архитектура многопроцессорной микросхемы (CMP) разработана для достижения высокой производительности и низкого энергопотребления во многих приложениях цифровой обработки сигналов.
• Малый объем памяти и простая архитектура в каждом процессоре позволяют достичь высокой энергоэффективности .
• Глобально асинхронное локально синхронное (GALS) тактирование упрощает конструкцию часов , значительно упрощает масштабируемость и может использоваться для дальнейшего снижения рассеиваемой мощности .
• Межпроцессорная связь осуществляется сетью ближайшего соседа, чтобы избежать длинных глобальных проводов и повысить масштабируемость до больших массивов и передовых технологий изготовления. Каждый процессор может получать данные от любых двух соседей и отправлять данные любой комбинации из своих четырех соседей.

Чип, содержащий 36 (6x6) программируемых процессоров, был выпущен в мае 2005 года в 0,18 мкм КМОП с использованием синтезированной стандартной технологии ячеек и является полностью функциональным. Процессоры на чипе работают на тактовых частотах от 520 МГц до 540 МГц при 1,8 В, и каждый процессор рассеивает в среднем 32 мВт при выполнении приложений на частоте 475 МГц.

Большинство процессоров работают на тактовой частоте более 600 МГц при напряжении 2,0 В, что делает AsAP одним из самых высокочастотных процессоров (программируемых или непрограммируемых), когда-либо разработанных в университете; это второй по величине показатель, известный в опубликованных исследовательских работах.

При 0,9 В средняя мощность приложения на процессор составляет 2,4 мВт при 116 МГц. Каждый процессор занимает 0,66 мм².

Второе поколение 65 нм КМОП-дизайна содержит 167 процессоров с выделенными быстрым преобразованием Фурье (БПФ), декодером Витерби и процессорами оценки движения видео ; 16 КБ общей памяти; и межпроцессорное соединение на большом расстоянии. Программируемые процессоры могут индивидуально и динамически изменять свое напряжение питания и тактовую частоту . Чип полностью функционален. Процессоры работают до 1,2 ГГц при 1,3 В, что считается самой высокой тактовой частотой, изготовленной процессором в любом университете. При 1,2 В они работают на частоте 1,07 ГГц и 47 мВт при 100% активности. При 0,675 В они работают на частоте 66 МГц и 608 мкВт при 100% активности. Эта рабочая точка обеспечивает 1 триллион MAC или арифметико-логических устройств (АЛУ) операций в секунду при рассеиваемой мощности всего 9,2 Вт. Благодаря архитектуре MIMD и мелкозернистому останову тактового генератора эта энергоэффективность на операцию практически идеально постоянна при самых разных рабочих нагрузках, что не свойственно многим архитектурам.

Завершено кодирование многих DSP и общих задач для AsAP. Сопоставленные задачи включают: фильтры, сверточные кодеры , перемежители, сортировку, квадратный корень, CORDIC sin/cos/arcsin/arccos, умножение матриц , генераторы псевдослучайных чисел, быстрые преобразования Фурье (FFT) длиной 32–1024, полный декодер Витерби k=7 , кодер JPEG , полный полностью совместимый процессор основной полосы для передатчика и приемника беспроводной локальной сети IEEE 802.11a/g и полный блок сжатия CAVLC для кодера H.264 . Блоки подключаются напрямую без необходимости внесения изменений. Результаты по мощности, пропускной способности и площади, как правило, во много раз лучше, чем у существующих программируемых процессоров DSP.

Архитектура обеспечивает чистое разделение между программированием и межпроцессорной синхронизацией, полностью управляемой аппаратным обеспечением. Недавно законченный компилятор C и автоматический инструмент сопоставления еще больше упрощают программирование.

• Множественный
• Многоядерный процессор
• МИМД
• Параллельные вычисления

• Труонг, Дин; Уэйн Х. Ченг; Тинуш Мохсенин; Чжи Юй; Энтони Т. Джейкобсон; Гури Ландж; Майкл Дж. Меусен; Ань Т. Тран; Жибин Сяо; Эрик В. Уорк; Джереми В. Уэбб; Пол В. Мехия; Беван М. Баас (апрель 2009 г.). «167-процессорная вычислительная платформа с КМОП-технологией 65 нм». Журнал IEEE твердотельных схем . 44 (4): 1130. Бибкод : 2009IJSSC..44.1130T. дои :10.1109/JSSC.2009.2013772. S2CID  11502057. Архивировано из оригинала 21 июня 2015 г.
• Truong, Dean; Cheng, Wayne; Mohsenin, Tinoosh; Yu, Zhiyi; Jacobson, Toney; Landge, Gouri; Meeuwsen, Michael; Watnik, Christine; Mejia, Paul; Tran, Anh; Webb, Jeremy; Work, Eric; Xiao, Zhibin; Baas, Bevan M. (июнь 2008 г.). "167-процессорная 65-нм вычислительная платформа с динамическим напряжением питания для каждого процессора и динамическим масштабированием тактовой частоты". В материалах симпозиума IEEE по схемам VLSI, 2008 г. Гонолулу, Гавайи. стр. 22–23. Архивировано из оригинала 25.12.2014.
• Baas, Bevan; Yu, Zhiyi; Meeuwsen, Michael; Sattari, Omar; Apperson, Ryan; Work, Eric; Webb, Jeremy; Lai, Michael; Mohsenin, Tinoosh; Truong, Dean; Cheung, Jason (март–апрель 2007 г.). «AsAP: мелкозернистая многоядерная платформа для приложений DSP». IEEE Micro . 27 (2): 34–45. doi :10.1109/MM.2007.29. S2CID  18443228. Архивировано из оригинала 25.06.2015.
• Baas, Bevan; Yu, Zhiyi; Meeuwsen, Michael; Sattari, Omar; Apperson, Ryan; Work, Eric; Webb, Jeremy; Lai, Michael; Gurman, Daniel; Chen, Chi; Cheung, Jason; Truong, Dean; Mohsenin, Tinoosh (август 2006 г.). "Оборудование и приложения AsAP: асинхронный массив простых процессоров". В материалах симпозиума IEEE HotChips по высокопроизводительным чипам (HotChips 2006) . Стэнфорд. Архивировано из оригинала 28.02.2014 . Получено 27.09.2007 .
• Ю, Чжии; Меувсен, Майкл; Апперсон, Райан; Саттари, Омар; Лай, Майкл; Уэбб, Джереми; Работай, Эрик; Мохсенин, Тинуш; Сингх, Мандип; Баас, Беван М. (февраль 2006 г.). «Асинхронный массив простых процессоров для приложений DSP». В материалах Международной конференции IEEE по твердотельным схемам (ISSCC '06) . Сан-Франциско, Калифорния. стр. 428–429, 663. Архивировано из оригинала 25 декабря 2014 г.

• Лаборатория вычислений VLSI, Калифорнийский университет в Дэвисе
• Проект «Асинхронный массив простых процессоров» (AsAP)
• Статья EETimes с описанием AsAP