This article needs additional citations for verification. (April 2023) |
Computer architecture bit widths |
---|
Bit |
Application |
Binary floating-point precision |
Decimal floating-point precision |
В архитектуре компьютера 256-битные целые числа , адреса памяти или другие единицы данных — это те, которые имеют ширину 256 бит (32 октета ). Кроме того, 256-битные архитектуры центрального процессора (ЦП) и арифметико-логического устройства (АЛУ) — это те, которые основаны на регистрах , адресных шинах или шинах данных такого размера. В настоящее время нет основных процессоров общего назначения, созданных для работы с 256-битными целыми числами или адресами, хотя ряд процессоров работают с 256-битными данными.
256-битная величина может хранить 2 256 различных значений. Диапазон целочисленных значений, которые могут храниться в 256 битах, зависит от используемого целочисленного представления .
Диапазон знакового 256-битного целого числа составляет от -57,896,044,618,658,097,711,785,492,504,343,953,926,634,992,332,820,282,019,728,792,003,956,564,819,968 до 57,896,044,618,658,097,711,785,492,504,343,953,926, 634, 992, 332, 820, 282, 019, 728, 792, 003, 956, 564, 819, 967.
256-битные процессоры могли бы использоваться для прямой адресации до 2 256 байт. Уже 2 128 (для 128-битной адресации) значительно превысили бы общий объем данных, хранящихся на Земле по состоянию на 2018 год, который оценивался примерно в 33,3 ЗБ (более 2 74 байт). [1]
Xbox 360 была первой игровой консолью высокой четкости, которая использовала 256-битный графический процессор ATI Technologies Xenos [2] до появления современных игровых консолей, особенно Nintendo Switch .
Некоторые шины в новых системах на кристалле (например, Tegra , разработанная Nvidia ) используют 64-битную, 128-битную, 256-битную или выше шину.
Процессоры имеют наборы инструкций SIMD ( Advanced Vector Extensions и набор инструкций FMA и т. д.), где 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей точкой , и одна инструкция может работать со всеми этими значениями параллельно. Однако эти процессоры не работают с отдельными числами длиной 256 двоичных цифр, только их регистры имеют размер 256 бит. Двоичные цифры находятся вместе в 128-битных коллекциях.
Современные чипы графических процессоров могут обрабатывать данные через 256-битную шину памяти (или, возможно, через 512-битную шину с HBM3 [3] ).
Процессор Efficeon представлял собой 256-битную VLIW- разработку Transmeta второго поколения , в которой использовался программный движок для преобразования кода, написанного для процессоров x86 , в собственный набор инструкций чипа. [4] [5]
Система архитектуры с интенсивным использованием данных (DIVA), финансируемая DARPA, включала в себя 5 - ступенчатый конвейерный 256-битный тракт данных «процессор в памяти » (PIM) , дополненный файлом регистров и блоками АЛУ в процессоре «WideWord» в 2002 году. [6]